1、M-DSP是一款由國防科技大學微電子研究所獨立設計的32位高性能多核數字信號處理器，設計指標1.1GHz，主要應用于語音合成、圖像識別、無線通信等民用領域和雷達、聲吶、搜索和反搜索等軍用領域，主要目的是促進我國軍事信息自主化以及推動國內高性能多核D SP的發(fā)展。本文依托M-D SP內核的研究與開發(fā)，主要完成了內核中浮點AL U部件的設計、驗證與優(yōu)化，具體內容包括以下幾方面：
　　1、以浮點運算的性能需求為背景，對M-DSP中浮點A

2、LU部件進行了指令集設計和模塊劃分，并對子模塊中使用到的關鍵算法進行了分析和實現(xiàn)。在傳統(tǒng)雙通路算法基礎上，增加了舍入合并的處理機制滿足了浮點雙精度加法5拍完成的需求。采用取反加1與后期的舍入判斷合并處理的算法實現(xiàn)了浮點轉換指令的設計。
　　2、根據集成電路設計現(xiàn)有的驗證方法，從模擬驗證和形式化驗證兩方面對浮點AL U部件進行了充分的驗證并進行了覆蓋率的統(tǒng)計和分析。模擬驗證是從模塊級驗證和系統(tǒng)級驗證兩方面進行的。形式化驗證則借助AT

3、EC和Formality等價性檢查工具完成的。覆蓋率結果分析表明M-DSP中浮點ALU單元滿足覆蓋率要求，驗證已經完備。
　　3、采用Design Compiler（DC）綜合工具在45nm CMOS工藝下對M-DSP中浮點AL U部件進行了邏輯綜合與優(yōu)化。分析綜合報告后使用模塊分離、調整邏輯結構、關鍵信號提前處理、流水線劃分邏輯等方法對浮點AL U部件的關鍵路徑進行了時序優(yōu)化以及使用模塊復用方法對其進行了面積優(yōu)化，延遲降低了10