1、近年來(lái)，隨著通信技術(shù)、計(jì)算機(jī)技術(shù)、圖像處理技術(shù)的不斷發(fā)展，計(jì)算機(jī)視覺領(lǐng)域已成為當(dāng)前重要的研究課題之一。而運(yùn)動(dòng)目標(biāo)檢測(cè)與跟蹤是計(jì)算機(jī)視覺研究的重要組成部分，其融合了模式識(shí)別、圖像處理、自動(dòng)控制等許多先進(jìn)的技術(shù)，在工業(yè)、軍事、醫(yī)療、安防監(jiān)控等方面有著重要的實(shí)用價(jià)值。
　　本文是以FPGA為核心設(shè)計(jì)的運(yùn)動(dòng)目標(biāo)檢測(cè)與跟蹤系統(tǒng)，采用軟硬件協(xié)同設(shè)計(jì)方式，將其視頻圖像采集、運(yùn)動(dòng)目標(biāo)檢測(cè)與跟蹤集成在一個(gè)體積較小的嵌入式系統(tǒng)上。與DSP、ARM等嵌

2、入式系統(tǒng)相比，F(xiàn)PGA具有內(nèi)部資源豐富、系統(tǒng)易升級(jí)和并行處理能力強(qiáng)等特點(diǎn)。本系統(tǒng)是以Altera公司的CycloneⅡ系列EP2C70為核心，通過(guò)對(duì)CMOS圖像傳感器所采集到的視頻圖像序列進(jìn)行處理，得到運(yùn)動(dòng)目標(biāo)檢測(cè)結(jié)果，并將檢測(cè)結(jié)果通過(guò)跟蹤算法對(duì)運(yùn)動(dòng)目標(biāo)的軌跡進(jìn)行跟蹤。
　　由于本文采用的是軟硬件協(xié)同設(shè)計(jì)方式，將運(yùn)算量較多的模塊，如視頻圖像的采集、Bayer格式到RGB格式的轉(zhuǎn)換、多端口SDRAM的設(shè)計(jì)和圖像顯示的控制用硬件描述語(yǔ)

3、言(Verilog HDL)編程實(shí)現(xiàn)，這樣可以獲得較好的實(shí)時(shí)性。軟件方面主要是在NiosⅡ EDS平臺(tái)下用C語(yǔ)言編程實(shí)現(xiàn)運(yùn)動(dòng)目標(biāo)檢測(cè)與跟蹤算法，算法主要使用的是幀間差分法和形心跟蹤算法對(duì)運(yùn)動(dòng)目標(biāo)檢測(cè)與跟蹤。采用NiosⅡ軟核處理器使系統(tǒng)易于擴(kuò)展和維護(hù)，而且在NiosⅡ EDS平臺(tái)下用C語(yǔ)言編寫算法更容易實(shí)現(xiàn)。
　　經(jīng)過(guò)對(duì)系統(tǒng)的多次實(shí)驗(yàn)表明，本文所設(shè)計(jì)的檢測(cè)與跟蹤系統(tǒng)可實(shí)現(xiàn)在室內(nèi)環(huán)境下對(duì)運(yùn)動(dòng)目標(biāo)的檢測(cè)與跟蹤，具有較好的抗干擾能力和實(shí)