1、隨著電路系統(tǒng)數(shù)字化程度的不斷提高，尤其是片上系統(tǒng)（SOC）的快速發(fā)展，作為連接模擬信號(hào)與數(shù)字信號(hào)的橋梁的高性能模數(shù)轉(zhuǎn)換器的需求日益增強(qiáng)。與其它結(jié)構(gòu)相比，流水線ADC因其在高精度、高速度與低功耗之間擁有良好的折中而備受青睞。本文采用韓國東部半導(dǎo)體dongbu013工藝，設(shè)計(jì)研究了一個(gè)50MSample/s的12位的流水線ADC。
　　在查閱大量文獻(xiàn)的前提下，本文根據(jù)模擬IC設(shè)計(jì)流程，以高速、低壓、低功耗為目標(biāo)，逐步完成了各個(gè)模塊電路

2、以及整體電路的設(shè)計(jì)。主要工作包括：
　?。?）完成兩相不交疊時(shí)鐘電路的設(shè)計(jì)；自舉開關(guān)電路（為消除開關(guān)電荷注入誤差）設(shè)計(jì)；為保證開關(guān)電容電路的速度和精度設(shè)計(jì)了增益增強(qiáng)型折疊共源共柵運(yùn)算放大器；動(dòng)態(tài)鎖存比較器電路設(shè)計(jì)。
　?。?）由單元電路完成各個(gè)子模塊電路的設(shè)計(jì)，并對(duì)各個(gè)模塊和整體系統(tǒng)進(jìn)行詳細(xì)仿真。
　?。?）為降低功耗采用電容和運(yùn)算放大器逐級(jí)遞減技術(shù)，為克服比較器失調(diào)誤差設(shè)計(jì)了數(shù)字校正電路。
　　本設(shè)計(jì)在Cade