1、隨著集成電路制造工藝的不斷進步，處理器計算的可信性面臨著瞬態(tài)故障的嚴重威脅，同時在體系結構技術的推動下，目前的微處理器已經全面進入片上多核時代。因此，針對嵌入式多核平臺的容錯技術研究變得十分緊要。目前對瞬態(tài)故障的容錯技術的研究滲透到計算機體系結構的各個層面中，主要分為基于處理器層、操作系統(tǒng)層、編譯層和應用程序層的容錯，同時各個層次之間也產生交互。
　　本文首先介紹了嵌入式多核平臺下，基于計算機體系結構不同層次的多線程容錯模型和技術

2、，其中包括處理器級的多線程容錯調度模型(SR-SMT、SRT、CRT等)，以及基于編譯的容錯模型和技術，同時簡單介紹了基于操作系統(tǒng)級的檢查點檢測和恢復機制。
　　本文在充分研究了現(xiàn)有的多線程容錯技術后，針對嵌入式多核平臺，提出一種通用的基于編譯層的并行冗余多線程容錯技術，并進行了實驗驗證。文中重點介紹了該方案的編譯層的冗余多線程容錯調度模型，該模型基于檢查點的多線程檢錯和恢復機制，同時描述了用戶手動設置檢查點和編譯器自動設置兩種方