1、<p>　　課 程 設(shè) 計 報 告</p><p>　　課程名稱 PLD原理與應(yīng)用 </p><p>　　設(shè)計題目 　 音樂播放器 </p><p>　　專 業(yè) 通信工程 </p><p><b>　　四位搶答器&

2、lt;/b></p><p><b>　　摘 要</b></p><p>　　隨著我國經(jīng)濟和文化事業(yè)的發(fā)展，在這個競爭激烈的社會中，知識競賽、評選優(yōu)勝，選拔人才之類的活動愈加頻繁。在很多競爭場要求有快速公正的競爭裁決，例如：證劵、股票交易及各種智力競賽等。在現(xiàn)代社會生活中，智力競賽更是作為一種生動活潑的教育形式和方法能夠引起觀眾極大的興趣。但是、在競賽中往往是多

3、個選手一起，分為幾個小組參加比賽，針對主持人提出的問題各競賽小組進行搶答，而搶答環(huán)節(jié)就要有一種邏輯電路搶答器作為裁判員功能、實現(xiàn)其比賽公平、公正的規(guī)則。</p><p>　　智能搶答器是一種應(yīng)用十分廣泛的設(shè)備，在各種競賽、搶答場合中，它都能客觀、迅速地判別出最先獲得發(fā)言權(quán)的選手。新增了許多功能，如選手號碼顯示，搶按后的計時，選手得分顯示等功能。隨著科技的發(fā)展，現(xiàn)在的搶答器向著數(shù)字化、智能化的方向發(fā)展.</p

4、><p>　　本設(shè)計借助于QuartusⅡ軟件仿真制作了四人搶答器。通過選手按動按鍵的先后，判定由哪位選手回答問題，并且實現(xiàn)倒計時和對選手加分的功能。本設(shè)計分為三個模塊：控制模塊、計時模塊、計分模塊，各個模塊共同作用，以實現(xiàn)整個設(shè)計的總體功能。</p><p>　　關(guān)鍵詞：QuartusⅡ，仿真，搶答器，控制模塊，計時模塊，計分模塊</p><p>　　Four-way

5、 responder</p><p><b>　　ABSTRACT</b></p><p>　　With the development of China's economic and cultural undertakings, in this competitive society, knowledge contests, selection of sup

6、erior, talents such as activities more and more frequent. In many competitive games require fast fair competition award. In the modern society life, quiz is as a kind of lively education form and the method can cause the

7、 audience interest. But, in the competition is often several players together, divided into several groups to participate in the game, against the </p><p>　　Smart responder is a kind of equipment, they are w

8、idely used in various competitions, vies to answer first, it can be objective, quickly won the voice discriminant out first. Added many features, such as the contestant number display, rob after pressing time, players sc

9、ore shows, and other functions. With the development of science and technology, now the responder toward digital, intelligent direction. </p><p>　　This design with the aid of Quartus Ⅱ software simulation pr

10、oduced four responder. Through the player has to press a button, decide which players to answer the question, and can realize the function of the countdown and the player points. This design is divided into three modules

11、: control module, timing module, scoring module, each module combination, to achieve the over all function of the whole design.</p><p>　　KEY WORDS: QuartusⅡ，Simulation ,Answer four device，Control， Timing，Sco

12、ring </p><p><b>　　目 錄</b></p><p><b>　　前　言2</b></p><p><b>　　第1章 緒論2</b></p><p>　　1.1 搶答器系統(tǒng)圖2</p><p>　　1.2 搶答器設(shè)計要求2&l

13、t;/p><p>　　1.3 基本功能2</p><p>　　第2章 模塊設(shè)計2</p><p>　　2.1 主控制模塊2</p><p>　　2.1.1 主要功能2</p><p>　　2.1.2 代碼編寫2</p><p>　　2.1.3 仿真波形及其分析2</p>&

14、lt;p><b>　　2.2計時模塊2</b></p><p>　　2.2.1 主要功能2</p><p>　　2.2.2 代碼編寫2</p><p>　　2.2.3 仿真波形及其分析2</p><p>　　2.3 計分模塊2</p><p>　　2.3.1 主要功能2</

15、p><p>　　2.3.2 代碼編寫2</p><p>　　2.3.3 仿真波形及其分析2</p><p>　　第3章 頂層電路2</p><p><b>　　3.1 電路圖2</b></p><p>　　3.2 搶答器工作原理2</p><p>　　3.2.1 各個

16、端口的含義2</p><p>　　3.2.2 操作流程及相應(yīng)波形圖2</p><p><b>　　結(jié) 論2</b></p><p><b>　　謝 辭2</b></p><p><b>　　參考文獻2</b></p><p><b>

17、　　前　言</b></p><p>　　關(guān)于這次設(shè)計的用于多人競賽搶答的器件，在現(xiàn)實生活中很常見，尤其是在隨著各種智益電視節(jié)目的不斷發(fā)展，越來越多的競賽搶答器被用在了其中，這種搶答器的好處是不僅能夠鍛煉參賽選手的反應(yīng)能力，而且能增加節(jié)目現(xiàn)場的緊張、活躍氣氛，讓觀眾看得更有情趣?？梢姄尨鹌髟诂F(xiàn)實生活中確實很實用，運用前景非常廣泛。在知識競賽中，特別是做搶答題時，在搶答過程中，為了知道哪一組或哪一位選手先

18、答題，必須要有一個系統(tǒng)來完成這個任務(wù)。對于搶答器我們大家都知道那是用于選手做搶答題時用的，選手進行搶答，搶到題的選手來回答問題。搶答器不僅考驗選手的反應(yīng)速度同時也要求選手具備足夠的知識面和一定的勇氣。選手們都站在同一個起跑線上，體現(xiàn)了公平公正的原則。</p><p>　　本文介紹了一種純粹用VHDL代碼編寫設(shè)計的高分辨率的4路搶答器。該搶答器為VHDL代碼編寫生成各個模塊，完成電路設(shè)計，具有分組數(shù)多、分辨率高等優(yōu)

19、點。該搶答器除具有基本的搶答功能外，還具有優(yōu)先能力、定時功能及復位功能。主持人通過控制開關(guān)使搶答器達到定時、復位的功能。</p><p><b>　　第1章 緒論</b></p><p><b>　　搶答器系統(tǒng)圖</b></p><p>　　圖1-1 搶答器系統(tǒng)圖</p><p>　　本設(shè)計分為三個

20、模塊：控制模塊、計時模塊、計分模塊，各個模塊共同作用，以實現(xiàn)整個設(shè)計的總體功能。</p><p>　　四人搶答器，當裁判員宣布開始搶答時，誰先按下他前面的控制開關(guān)，他的燈就會亮，而且這時其他人再怎么按，也就不會亮了。當有一個指示燈亮了，就開始倒計時，到0時結(jié)束，這樣計數(shù)器開始工作就是在指示燈的指示下工作。設(shè)四個人分別為輸入端A，B，C，D；因為四個輸入端在VHDL中，要求四個輸入端應(yīng)該是相等優(yōu)先級別。其次就是計時

21、器部分，當有人開始進入回答部分，指示燈亮，同時計時器開始工作，并要求是倒計時方式顯示出。計時器采用倒計時方式，只要給他們最初賦值，而后在每個上升沿來到減一。計數(shù)器的主要功能是管理選手分數(shù)，并且在不加分不扣分的情況下，具有鎖存選手的分數(shù)的功能，實現(xiàn)分數(shù)的累加。</p><p>　　1.2 搶答器設(shè)計要求</p><p>　　實現(xiàn)4人搶答時每人的分數(shù)累加，倒計時顯示答題時間：</p>

22、;<p>　　1個主持鍵，4個搶答鍵</p><p>　　每人設(shè)置一個搶答按鈕。</p><p>　　搶答的鍵號用一個數(shù)碼管顯示</p><p>　　主持鍵按下，4個搶答鍵才有效。</p><p>　　顯示最快搶答選手的編號。</p><p>　　當時間到達設(shè)置的時間極限還沒人按搶答鍵，搶答停止，搶答鍵無

23、效，當主持鍵再次按下才有效。</p><p>　　在規(guī)定的時間內(nèi)搶答鍵按下時，顯示先按下的鍵號，時間停止，搶答鍵無效；當主持鍵再次按下才有效。</p><p>　　選手分數(shù)預(yù)置為100分，主持人控制加分數(shù)，每次加的都是10分。</p><p>　　必須先進行前仿真，并打印出仿真波形, 按要求寫好設(shè)計報告。</p><p><b>　

24、　1.3 基本功能</b></p><p>　　(1) 編號分別為A、B、C、D的四個，各用一個搶答按鈕，選手A、B、C、D相對應(yīng)的按鈕編號分別為1000、0100、0010、0001。</p><p>　　(2) 主持人控制一個主持鍵，用來控制系統(tǒng)的清零和搶答。</p><p>　　(3) 數(shù)字搶答器的具有倒計時功能。主持鍵按下后，如果有選手在規(guī)定的時

25、間內(nèi)搶先按下了搶答按鈕，則該選手將有一分鐘的時間作答。選手分數(shù)預(yù)置為100分，主持人控制加分數(shù)，每次加的都是10分。當定時搶答時間已到，還沒人搶答，本次搶答無效，均不加分，同時答錯不扣分。</p><p><b>　　第2章 模塊設(shè)計</b></p><p><b>　　2.1 主控制模塊</b></p><p>　　2.

26、1.1 主要功能</p><p>　　主控制模塊的主要功能：在主持鍵(清零鍵)按下后，選手按鍵才可以應(yīng)用，分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號；而且使其他選手的按鍵操作無效，且主持鍵具有按下的瞬間可以清除上次鎖存的選手編號。</p><p>　　2.1.2 代碼編寫</p><p>　　LIBRARY IEEE;</p><p>　　

27、USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　ENTITY QDJB IS</p><p>　　PORT (CLR:IN STD_LOGIC;--1個預(yù)值數(shù)</p><p>　　A,B,C,D:IN STD_LOGIC; --

28、1個預(yù)值數(shù)</p><p>　　BH:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0));--定義一個4位的代號</p><p>　　END ENTITY QDJB;</p><p>　　ARCHITECTURE ART OF QDJB IS</p><p>　　SIGNAL CLK1,CLK2,CLK3,CLK4,T:

29、STD_LOGIC;--定義4個信號</p><p><b>　　BEGIN</b></p><p>　　--初始狀態(tài)CLR=1, A1,B1,C1,D1全為0, T=1</p><p>　　T<=CLR AND (NOT BH(3)) AND(NOT BH(2))AND(NOT BH(1))AND(NOT BH(0));--當CLR為0

30、時T為0; 當在CLR由0變?yōu)?的瞬間,BH為0000,此時時間T為1.實現(xiàn)了主持鍵按下后,四個選手按鍵才有效.</p><p>　　CLK1<=A AND T;-- CLK1<= A =0-- A和T同時為高電平時，CLK1為1</p><p>　　CLK2<=B AND T; -- CLK2<= B =0-- B和T同時為高電平時，CLK2為1</p>

31、;<p>　　CLK3<=C AND T; -- CLK3<= C =0-- C和T同時為高電平時，CLK3為1</p><p>　　CLK4<=D AND T; -- CLK4<= D =0-- D和T同時為高電平時，CLK4為1</p><p>　　PROCESS (CLK1,A,CLR) IS</p><p>　　--選手

32、按下鍵后, CLK產(chǎn)生上升沿,輸出al<=’1’;</p><p>　　--使得T 變?yōu)?,所有的CLK變?yōu)?,不能接受其他選手的按鍵 </p><p><b>　　BEGIN </b></p&

33、gt;<p>　　IF CLR='0' THEN BH(3)<='0';--當CLR清零時, BH(3)賦值為0.實現(xiàn)CLR清零時BH變?yōu)?000.</p><p>　　ELSIF CLK1'EVENT AND CLK1='1' THEN--CLR與CLK1同時為1時</p><p>　　IF(A='1&#

34、39;) THEN BH(3)<='1';--當A='1'時，BH(3)被賦值為'1'，證明鎖存住選手A的編碼</p><p><b>　　END IF;</b></p><p><b>　　END IF;</b></p><p>　　END PROCESS;</

35、p><p>　　PROCESS (CLK2,B,CLR) IS</p><p><b>　　BEGIN </b></p><p>　　IF CLR='0' THEN BH(2)<='0';</p><p>　　ELSIF CLK2'EVENT AND CLK2='1

36、9; THEN</p><p>　　IF(B='1') THEN BH(2)<='1';</p><p><b>　　END IF;</b></p><p><b>　　END IF;</b></p><p>　　END PROCESS;</p>

37、<p>　　PROCESS (CLK3,C,CLR) IS</p><p><b>　　BEGIN </b></p><p>　　IF CLR='0' THEN BH(1)<='0';</p><p>　　ELSIF CLK3'EVENT AND CLK3='1' THEN

38、</p><p>　　IF(C='1') THEN BH(1)<='1';</p><p><b>　　END IF;</b></p><p><b>　　END IF;</b></p><p>　　END PROCESS;</p><p&g

39、t;　　PROCESS (CLK4,D,CLR) IS</p><p><b>　　BEGIN </b></p><p>　　IF CLR='0' THEN BH(0)<='0';</p><p>　　ELSIF CLK4'EVENT AND CLK4='1' THEN</p&

40、gt;<p>　　IF(D='1') THEN BH(0)<='1';</p><p><b>　　END IF;</b></p><p><b>　　END IF;</b></p><p>　　END PROCESS;</p><p>　　END

41、 ARCHITECTURE ART;</p><p>　　圖2-1 主控制部分電路圖的封裝圖</p><p>　　2.1.3 仿真波形及其分析</p><p>　　圖2-2 主控制部分仿真波形</p><p>　　該電路有四個輸入和一個輸出：CLR為清零端(主持鍵)，在新一輪搶答之前給它一段時間高電平，只有當CLR為0(按下時為0)時，該端發(fā)

42、揮清零功能，而為1時輸出值只和A、B、C、D四位選手的按鍵情況有關(guān)；當清零以后，根據(jù)A、B、C、D四位選手的搶答情況，BH為四個選手的搶答端口的現(xiàn)實端.當有選手搶先按下按鍵時，BH端口輸出該選手的號碼，由波形圖和編寫的程序可知A、B、C、D搶到時BH輸出值分別是1000、0100、0010、0001。</p><p>　　例如圖2-2所示，當主持鍵CLR第一次按下后, A、B、C、D四位選手中A選手搶在其他選手前

43、按鍵,摒棄了其他三位的操作, BH顯示A選手的編號,在主持鍵CLR再次按下時, BH變?yōu)槌踔?000,為下次選手按鍵作準備。</p><p><b>　　2.2計時模塊</b></p><p>　　2.2.1 主要功能</p><p>　　當有主持鍵按下時，60s搶答倒計時開始，當顯示00s時表示60s答題時間已到。當下次搶答時計時器重置為60

44、。</p><p>　　2.2.2 代碼編寫</p><p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all;</p><p>　　use ieee.std_logic_unsigned.all;</p><p>　　entity JSQ is</p&g

45、t;<p>　　port(CLR,CLK:in std_logic;--2個預(yù)值數(shù)</p><p>　　QA,QB:out std_logic_vector(3 downto 0));--定義個位，十位為4位二進制數(shù)的數(shù)值輸出</p><p>　　end entity JSQ;</p><p>　　architecture ART of JSQ is&

46、lt;/p><p>　　signal DA,DB:std_logic_vector(3 downto 0);</p><p><b>　　begin</b></p><p>　　process(CLR,CLK)</p><p>　　variable TMPA,TMPB:std_logic_vector(3 downto 0)

47、;</p><p><b>　　begin</b></p><p>　　if(CLR='0')then TMPA:="0000";TMPB:="0110";--當主持鍵按下，時間數(shù)的個位置0，十位置6</p><p>　　elsif CLK'EVENT and CLK='1

48、' then—測試是中時鐘上升沿</p><p>　　if TMPA="0000" then TMPA:="1001";--當個位為0時，借位，重設(shè)個位值為9</p><p>　　if TMPB="0000" then TMPB:="0110";--當十位為0時，重設(shè)十位值為6</p>&

49、lt;p>　　else TMPB:=TMPB-1;--否則QB在上升沿處開始計數(shù)</p><p><b>　　end if;</b></p><p>　　else TMPA:=TMPA-1; --否則QA在上升沿處開始計數(shù)</p><p><b>　　end if;</b></p><p>&

50、lt;b>　　end if;</b></p><p>　　QA<=TMPA;QB<=TMPB;-- TMPA賦值給QA; TMPB賦值給QB</p><p>　　end process;</p><p>　　end architecture ART;</p><p>　　圖2-3 計時部分封裝電路圖</p&

51、gt;<p>　　2.2.3 仿真波形及其分析 </p><p>　　圖2-4 計時部分波形圖</p><p>　　該部分主要是由vhdl編寫模60計數(shù)器，由一個系統(tǒng)時鐘信號clk，一個系統(tǒng)清零信號clr來控制倒計時個位QA，十位QB的顯示。且清零信號低電平有效。清零鍵按下瞬間（clr由0變?yōu)?），倒計時個位QA，十位QB開始計數(shù)。</p><p>　

52、　例如圖2-4所示，在清零鍵按下后，倒計時的個位QA賦值為0，十位QB賦值為6，隨著時間的流逝，計數(shù)值遞減。</p><p><b>　　2.3 計分模塊</b></p><p>　　2.3.1 主要功能</p><p>　　該部分的主要功能是管理選手分數(shù)，并且在不加分不扣分的情況下，具有鎖存選手的分數(shù)的功能，實現(xiàn)分數(shù)的累加。使四位選手在開始時

53、的分數(shù)預(yù)置成100分，答對一次加10分，最高累加到990分。</p><p>　　2.3.2 代碼編寫</p><p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all;</p><p>　　use ieee.std_logic_unsigned.all;</p><

54、;p>　　entity JFQ is</p><p>　　port(RST,ADD:in std_logic;</p><p>　　BH:in std_logic_vector(3 downto 0);</p><p>　　AA2,AA1,AA0,BB2,BB1,BB0:out std_logic_vector(3 downto 0);</p>

55、<p>　　CC2,CC1,CC0,DD2,DD1,DD0:out std_logic_vector(3 downto 0));</p><p>　　end entity JFQ;</p><p>　　architecture ART of JFQ is</p><p><b>　　begin</b></p><p

56、>　　process(ADD,RST,BH)</p><p>　　variable A2,A1:std_logic_vector(3 downto 0);</p><p>　　variable B2,B1:std_logic_vector(3 downto 0);</p><p>　　variable C2,C1:std_logic_vector(3 down

57、to 0);</p><p>　　variable D2,D1:std_logic_vector(3 downto 0);</p><p><b>　　begin</b></p><p>　　if RST='0' then</p><p>　　A2:="0001";A1:="

58、0000";</p><p>　　B2:="0001";B1:="0000";</p><p>　　C2:="0001";C1:="0000";</p><p>　　D2:="0001";D1:="0000";</p>&l

59、t;p>　　elsif(ADD'EVENT and ADD='1')then—當計分復位端RST為1且加分按鈕端ADD為1時</p><p>　　if(BH="1000")then</p><p>　　if A1="1001" then A1:="0000";--當A1為9時，進位，A1變?yōu)?<

60、/p><p>　　if A2="1001" then A2:="0000";--當A2為9時， A2變?yōu)?</p><p>　　else A2:=A2+'1';end if;--其它情況下A2逐次加1</p><p>　　else A1:=A1+'1'; --其它情況下A1逐次加1</p>

61、;<p><b>　　end if;</b></p><p>　　elsif(BH="0100")then</p><p>　　if B1="1001" then B1:="0000";</p><p>　　if B2="1001" then B2:=

62、"0000";</p><p>　　else B2:=B2+'1';end if;</p><p>　　else B1:=B1+'1';</p><p><b>　　end if;</b></p><p>　　elsif(BH="0010")then

63、</p><p>　　if C1="1001" then C1:="0000";</p><p>　　if C2="1001" then C2:="0000";</p><p>　　else C2:=C2+'1';end if;</p><p>　

64、　else C1:=C1+'1';</p><p><b>　　end if;</b></p><p>　　elsif(BH="0001")then</p><p>　　if D1="1001" then D1:="0000";</p><p>

65、　　if D2="1001" then D2:="0000";</p><p>　　else D2:=D2+'1';end if;</p><p>　　else D1:=D1+'1';</p><p><b>　　end if;</b></p><p&g

66、t;<b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　AA2<=A2;AA1<=A1;AA0<="0000";</p><p>　　BB2<=B2;BB1<=B1;BB0<="0000";&

67、lt;/p><p>　　CC2<=C2;CC1<=C1;CC0<="0000";</p><p>　　DD2<=D2;DD1<=D1;DD0<="0000";</p><p>　　end process;</p><p>　　end architecture ART; &

68、lt;/p><p>　　圖2-5計分部分封裝電路圖</p><p>　　2.3.3 仿真波形及其分析</p><p>　　圖2-6 計分部分波形圖</p><p>　　該部分主要實現(xiàn)對相應(yīng)選手加分。運用VHDL代碼編寫程序，實現(xiàn)了所需求的功能。</p><p>　　其中，RST是計分復位端，ADD是加分按鈕端，實現(xiàn)選手的加

69、分。BH是選手選擇鍵，顯示率先搶答到的選手的編號。比賽開始時，計分復位端RST低電平復位，使四位選手的分數(shù)置為100。當ADD由0變?yōu)?時，而且某位選手搶到該機會，實現(xiàn)對該選手的加分。某位選手搶到機會后并加分時，其他選手分數(shù)保持不變。仿真波形圖如上。</p><p>　　例如圖2-6 計分部分波形圖，計分復位端RST復位后，當選手選擇鍵BH為1000，證明選中了A選手，而當加分按鈕端ADD來一個高電平時，即實現(xiàn)給

70、A選手加10分，而其他選手的分數(shù)保持不變。</p><p><b>　　第3章 頂層電路</b></p><p><b>　　3.1 電路圖</b></p><p>　　圖3-1搶答器總體設(shè)計圖</p><p>　　圖3-2搶答器總體設(shè)計封裝圖</p><p>　　通過選手按

71、動按鍵的先后，判定由哪位選手回答問題，并且實現(xiàn)倒計時和對選手加分的功能。本設(shè)計分為三個模塊：控制模塊、計時模塊、計分模塊，各個模塊共同作用，以實現(xiàn)整個設(shè)計的總體功能。</p><p>　　3.2 搶答器工作原理</p><p>　　3.2.1 各個端口的含義</p><p>　　RST是計分復位端；ADD是加分按鈕端，高電平時實現(xiàn)選手的加分；BH是選手選擇鍵，顯示某

72、個選手搶答到；A、B、C、D是四人搶答端口，高電平有效；START表示搶答開始；SH是60s倒計時；AH、AM、 AL是選手A得分輸出;BH、BM、BL是B選手得分輸出;CH、CM、CL是C選手得分輸出;DH、DM、DL是D選手得分輸出。</p><p>　　3.2.2 操作流程及相應(yīng)波形圖</p><p>　　首先，開始時鐘端clk、復位端rst，其中四位選手初始分數(shù)均為0分，start

73、此時一直為高電平，當開始搶答時start變?yōu)榈碗娖?，標志搶答開始，abcd四位選手開始搶答，當某位選手搶到后，60s倒計時開始，在這段時間內(nèi)若選手答對，addk變?yōu)楦唠娖?，該選手加10分，達到90分后若繼續(xù)累加，向高位進位。倘若start變?yōu)?開始搶答，但在60秒倒計時內(nèi)無人搶答，各位選手分數(shù)不變。若某位選手搶到機會，但是在60秒倒計時內(nèi)不能回答正確，此時addk始終為0，不加分。其工作波形圖如下：</p><p&g

74、t;　　圖3-3搶答加分波形圖</p><p>　　對于四人搶答器，四個選手在電路中的起始控制作用是一樣的。當裁判員宣布開始搶答時，誰先按下控制開關(guān)，他的燈就亮，而且其他人再怎么按，也不會亮了。說明每個人對其他人都有先發(fā)制人的作用，即每個人都在時間控制下，能鎖存住其他選手的功能。當有一個指示燈亮，就開始從60開始倒計時，到0時結(jié)束，這樣計數(shù)器開始工作就是在指示燈的指示下工作。設(shè)四個人為輸入端A，B，C，D；因為四

75、個輸入端在VHDL中，要求四個輸入端應(yīng)該是相等優(yōu)先級別，但只要有一個輸入端接入高電平時，就給其他信號一個反饋，使得他們的輸入無效，及他們對應(yīng)的指示燈不亮；所以我們可以也并行語句，讓它們分為四個進程（process）同時也要求每個進程中都有反饋信號傳給其他進程語句中，這樣就可以完成搶答器基礎(chǔ)部分了。其次就是計時器部分，當有人開始進入回答部分，指示燈亮，同時計時器開始工作，并要求是倒計時方式顯示出。通過這些消息我們可知，指示燈即是計時器開始

76、倒計時的信號這樣就基本上完成了設(shè)計，計時器采用倒計時方式，實現(xiàn)方式也很簡單，只要給他們最初賦值為60，而后在每個上升沿來到減一。計數(shù)器的主要功能是管理選手分數(shù)，并且在不加分不扣分的情況下，具有鎖存</p><p><b>　　結(jié) 論</b></p><p>　　這次的課程設(shè)計，讓我受到了很大的挑戰(zhàn)，從原來基礎(chǔ)薄弱，通過對知識的理解，對器件的仿真論證，使我更加了解了VH

77、DL設(shè)計的流程和原理。通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識和實踐結(jié)合在一起，從理論中得出結(jié)論，進而提高自己的實際動手能力和獨立思考的能力，提高計算能力，繪圖能力，熟悉了規(guī)范和標準，在設(shè)計的過程中，遇到了各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學的知識理解得不夠深刻，掌握得不夠牢固。經(jīng)過此次的課程設(shè)計，不僅檢驗了我所學習的知識，也培養(yǎng)了我的學習興趣。&

78、lt;/p><p>　　課設(shè)時分析了好多程序，分析設(shè)計了很多才選出想要的組合，通過仿真、實驗，最終達到了設(shè)計的指標，實現(xiàn)了四人搶答，包括搶答部分，答題倒計時，主持人加分等。由于本搶答器牽涉知識面廣，再加上時間的倉促，水平的不足，系統(tǒng)中難免有漏洞和不足之處，可以在原基礎(chǔ)上加上報警模塊。</p><p>　　課程設(shè)計是我們專業(yè)課程知識綜合應(yīng)用的時間鍛煉，也是我們邁向社會，從事職業(yè)工作前一個必不可少

79、的過程，認真的進行課程設(shè)計，學會腳踏實地邁開這一步，就是為明天能穩(wěn)健地在社會大潮中奔跑打下堅實的基礎(chǔ)。在此我要感謝對我?guī)椭娜?，還要感謝老師對我的細心指導，讓我受益匪淺。</p><p><b>　　謝 辭</b></p><p>　　通過本次設(shè)計，我深刻體會到學術(shù)研究的嚴謹性、規(guī)范性，掌握了基本的研究方法，逐漸形成了較強的自主學習能力。通過這次畢業(yè)設(shè)計，我也發(fā)現(xiàn)自己

80、的很多不足之處。在設(shè)計過程中我發(fā)現(xiàn)自己考慮問題很不全面，自己的專業(yè)知識掌握的很不牢固，所掌握的電路應(yīng)用軟件還不夠多，我希望自己的這些不足之處能在今后的工作和學習中得到改善。</p><p>　　總之，通過這次課程設(shè)計，我認識到額自己的不足，并且收獲了很多。</p><p>　　本設(shè)計的順利完成，離不開各位老師、同學、朋友的支持、幫助。大家多次進行設(shè)計難題的討論與分析，這樣為本設(shè)計的進一步完

81、善提供了幫助。在此，向老師、同學表示感謝。挫折是一份財富，經(jīng)歷是一份擁有。這次課程設(shè)計必將成為我人生旅途上一個非常美好的回憶！</p><p><b>　　參考文獻</b></p><p>　　歐陽星明. 數(shù)字邏輯. 北京: 華中科技大學出版社, 2009</p><p>　　鄒紅文. 數(shù)字邏輯實驗指導. 洛陽: 洛陽理工學院出版社, 2011