1、本文由jschen63貢獻(xiàn)ppt文檔可能在WAP端瀏覽體驗(yàn)不佳。建議您優(yōu)先選擇TXT，或下載源文件到本機(jī)查看。微電子技術(shù)的發(fā)展主要內(nèi)容微電子技術(shù)概述；微電子發(fā)展歷史及特點(diǎn)；微電子前沿技術(shù)；微電子技術(shù)在軍事中的應(yīng)用。20101126北京理工大學(xué)微電子所220101126北京理工大學(xué)微電子所3工藝流程圖厚膜、深刻蝕、次數(shù)少多次重復(fù)去除刻刻蝕犧牲層，釋放結(jié)構(gòu)多工藝工工藝20101126工5微電子技術(shù)概述微電子技術(shù)是隨著集成電路，尤其是超大規(guī)模

2、集成電路而發(fā)展起來的一門新的技術(shù)。微電子技術(shù)包括系統(tǒng)電路設(shè)計(jì)、器件物理、工藝技術(shù)、材料制備、自動(dòng)測(cè)試以及封裝、組裝等一系列專門的技術(shù)，微電子技術(shù)是微電子學(xué)中的各項(xiàng)工藝技術(shù)的總和；微電子學(xué)是一門發(fā)展極為迅速的學(xué)科，高集成度、低功耗、高性能、高可靠性是微電子學(xué)發(fā)展的方向；衡量微電子技術(shù)進(jìn)步的標(biāo)志要在三個(gè)方面：一是縮小芯片中器件結(jié)構(gòu)的尺寸，即縮小加工線條的寬度；二是增加芯片中所包含的元器件的數(shù)量，即擴(kuò)大集成規(guī)模；三是開拓有針對(duì)性的設(shè)計(jì)應(yīng)用。2

3、0101126北京理工大學(xué)微電子所6微電子技術(shù)的發(fā)展歷史1947年晶體管的發(fā)明；到1958年前后已研究成功以這種組件為基礎(chǔ)的混合組件；1962年生產(chǎn)出晶體管——晶體管邏輯電路和發(fā)射極耦合邏輯電路；由于MOS電路在高度集成和功耗方面的優(yōu)點(diǎn)，70年代，微電子技術(shù)進(jìn)入了MOS電路時(shí)代；隨著集成密度日益提高，集成電路正向集成系統(tǒng)發(fā)展，電路的設(shè)計(jì)也日益復(fù)雜、費(fèi)時(shí)和昂貴。實(shí)際上如果沒有計(jì)算機(jī)的輔助，較復(fù)雜的大規(guī)模集成電路的設(shè)計(jì)是不可能的。20101

4、126北京理工大學(xué)微電子所7微電子技術(shù)的發(fā)展特點(diǎn)超高速：從1958年TI研制出第一個(gè)集成電路觸發(fā)器算起，到2003年Intel推出的奔騰4處理器（包含5500萬個(gè)晶體管）和512MbDRAM（包含超過5億個(gè)晶體管），集成電路年平均增長率達(dá)到45％；輻射面廣：集成電路的快速發(fā)展，極大的影響了社會(huì)的方方面北京理工大學(xué)微電子所16等離子刻蝕示意圖20101126北京理工大學(xué)微電子所17離子注入示意圖20101126北京理工大學(xué)微電子所18ME

5、MS的典型工藝過程的典型工藝過程淀積犧牲層PECVDSiO22μm光刻犧牲層(a)刻蝕犧牲層(RIE)刻蝕犧牲層(b)淀積結(jié)構(gòu)層LPCVDpolySi1μm(c)MEMS的典型工藝過程的典型工藝過程光刻結(jié)構(gòu)層(d)刻蝕結(jié)構(gòu)層(RIE)刻蝕結(jié)構(gòu)層(RIE)(e)去除犧牲層，去除犧牲層，釋放結(jié)構(gòu)層HF(f)半導(dǎo)體材料元素半導(dǎo)體：鍺、硅、硒、硼、碲、銻等；化合物半導(dǎo)體：砷化鎵、磷化錮、銻化錮、碳化硅、硫化鎘及鎵砷硅等；有機(jī)半導(dǎo)體：萘、蒽、聚丙