1、隨著處理器和嵌入式系統(tǒng)的迅速發(fā)展，對系統(tǒng)內(nèi)部各個功能模塊間的數(shù)據(jù)交換和數(shù)據(jù)傳輸速率、規(guī)模的要求也越高，傳統(tǒng)的并行總線受到時鐘頻率和信號走線的限制，已經(jīng)成為高速運算和處理系統(tǒng)的瓶頸。同時，由于系統(tǒng)規(guī)模越來越大，對系統(tǒng)容錯性和網(wǎng)絡(luò)重構(gòu)的需求也越來越高，常用的樹狀總線結(jié)構(gòu)已經(jīng)不再適合作為整個系統(tǒng)的架構(gòu)模式?；谏鲜鰬?yīng)用需求和發(fā)展趨勢，本文引入了RapidIO技術(shù)來解決這些問題。
　　RapidIO具有外部引腳少、總線頻率高、延遲低和可靠

2、性高等特點，但一些使用FPGA實現(xiàn)的簡單處理器和舊的處理器芯片缺乏RapidIO支持，這些處理器需要采用一些手段使其可以作為端設(shè)備連接到RapidIO總線中。本文基于這些問題設(shè)計開發(fā)出一種新的采用窗口映射機制的RapidIO控制器，將外部地址與RapidIO進(jìn)行轉(zhuǎn)換，這樣為各型處理器擴展出RapidIO接口，同時在用戶邏輯模塊增加了窗口劃分功能，使得RapidIO可以同時進(jìn)行不同操作并訪問多個ID的設(shè)備，論文的具體工作如下：
　　

3、首先通過對以太網(wǎng)、PCIe和RapidIO的比較分析，說明了采用窗口映射機制RapidIO的優(yōu)勢及其工作過程。
　　隨后分析了RapidIO協(xié)議的三層結(jié)構(gòu)：邏輯層、傳輸層和物理層。對邏輯層定義的操作協(xié)議、包格式，傳輸層定義的ID標(biāo)示、路由信息，以及物理層定義的包傳輸機制及錯誤管理進(jìn)行了討論，重點對I/O操作、門鈴操作和組包、拆包、緩沖等關(guān)鍵過程做了詳細(xì)解析。
　　然后設(shè)計了采用窗口映射機制的RapidIO控制器，包括 PLB

4、到 RapidIO地址和操作的轉(zhuǎn)換，用戶邏輯模塊的配置和用戶邏輯模塊到RapidIO核及遠(yuǎn)端模型的連接。并完成窗口功能的設(shè)計：在本地為外部地址對應(yīng)的開辟一段地址空間即映射窗口，然后將對映射窗口的讀寫操作轉(zhuǎn)化為對外部RapidIO設(shè)備的讀寫，在將映射窗口的各項屬性（基址，空間大小，目標(biāo)設(shè)備 ID，映射地址，讀寫訪問類型，優(yōu)先級等等）配置好之后，就可以像訪問本地存儲空間一樣去訪問外部的RapidIO設(shè)備。增加用戶邏輯模塊窗口劃分功能的設(shè)計，