1、由于現(xiàn)有的H.264標(biāo)準(zhǔn)不能滿足超高清分辨率的視頻實(shí)時(shí)傳輸及播放需求，國(guó)際JCT-VC組織制定并發(fā)布了新的視頻編解碼標(biāo)準(zhǔn)High Efficiency Video Coding（HEVC）。在編碼質(zhì)量相近的情況下，HEVC相對(duì)于H.264在編碼效率方面有了明顯的提高，碼率可節(jié)省近50％。但是隨著視頻計(jì)算復(fù)雜度及數(shù)據(jù)量的增加，HEVC軟件解碼很難滿足實(shí)時(shí)解碼的需求。其中，HEVC幀間解碼又是整個(gè)解碼器中耗時(shí)最多的模塊之一，需要設(shè)計(jì)專用硬件

2、加速單元來(lái)滿足高分辨率、高幀率的解碼性能要求。
　　論文針對(duì)以上分析和實(shí)際需求，圍繞HEVC幀間解碼及其專用硬件加速模塊展開(kāi)研究和設(shè)計(jì)：
　　研究了HEVC標(biāo)準(zhǔn)協(xié)議，分析碼流結(jié)構(gòu)。針對(duì)HEVC軟件模型HM12.0的運(yùn)動(dòng)補(bǔ)償步驟和運(yùn)動(dòng)補(bǔ)償優(yōu)化算法，對(duì)運(yùn)動(dòng)信息融合技術(shù)、先進(jìn)的運(yùn)動(dòng)矢量預(yù)測(cè)技術(shù)、基于Merge的Skip模式預(yù)測(cè)技術(shù)、亞像素插值濾波技術(shù)以及預(yù)測(cè)像素點(diǎn)的權(quán)值處理等關(guān)鍵技術(shù)進(jìn)行了深入的研究。
　　結(jié)合硬件電路設(shè)計(jì)規(guī)

3、則，論文提出了HEVC幀間解碼器的VLSI設(shè)計(jì)架構(gòu)和模塊組成。為了提高硬件加速電路的并行執(zhí)行性能和解碼效率，整體架構(gòu)上采用pipeline技術(shù)，模塊設(shè)計(jì)上采用亞像素插值并行處理、預(yù)測(cè)塊并行處理算法、參考像素伸縮性讀取和運(yùn)動(dòng)信息分類存儲(chǔ)等關(guān)鍵技術(shù)。
　　針對(duì)所設(shè)計(jì)的幀間硬件加速解碼模塊，搭建了仿真驗(yàn)證平臺(tái)，完成對(duì)設(shè)計(jì)的調(diào)試和分析。仿真結(jié)果表明，所設(shè)計(jì)的HEVC幀間硬件加速解碼模塊符合高性能高清視頻解碼的需求，并且硬件解碼模塊執(zhí)行的數(shù)