1、分頻器作為電子系統(tǒng)中常處于高頻段工作的基本模塊，在頻率綜合器、正交信號生成、時鐘產(chǎn)生、數(shù)據(jù)恢復(fù)以及高頻光纖通信系統(tǒng)中得到廣泛應(yīng)用，分頻器的工作狀態(tài)常常成為高速電子系統(tǒng)工作的瓶頸之一，其特性往往對電子系統(tǒng)性能也有決定性的影響。
　　論文設(shè)計的多模分頻器主要采用九級級聯(lián)的除2/除3單元構(gòu)成。除2/除3模塊的主要單元是高速觸發(fā)器，在綜合考慮設(shè)計中速度、面積和功耗的要求后，選擇在頻率較高處采用MOS電流模邏輯（Mos Current Mo

2、de Logic，MCML）結(jié)構(gòu)，在頻率較低處采用真單相時鐘（True Single Phase Clock，TSPC）結(jié)構(gòu)。針對除2/除3單元具有模塊化、易于優(yōu)化功耗，但實現(xiàn)分頻比范圍有限的缺點，通過添加適當(dāng)?shù)拈T級和輸出級電路，擴(kuò)寬了分頻比范圍，使其既能實現(xiàn)高速、低功耗的性能指標(biāo)，也能實現(xiàn)寬分頻比。
　　論文基于CSMC0.5mCMOS工藝，工作的電源電壓為2.5V,加載輸入頻率為0.5GHz~3GHz范圍的時鐘信號時，用Cad