1、隨著深亞微米半導(dǎo)體工藝和超大規(guī)模數(shù)字集成電路設(shè)計的迅速發(fā)展，芯片集成度的提高給集成電路設(shè)計帶來越來越多的挑戰(zhàn)。在芯片的開發(fā)周期中，驗證占了整個開發(fā)周期的大部分比例，甚至超過了芯片的設(shè)計時間。驗證研究一直以來都是業(yè)界的重要研究課題，驗證方法學(xué)的理論一直在革新和提高。UVM(UniversalVerification Methodology)驗證方法學(xué)綜合AVM、OVM、VMM等多種驗證方法學(xué)的優(yōu)點，基于UVM驗證方法學(xué)搭建靈活和可重用的驗

2、證平臺，極大地提高了芯片驗證的效率。
　　本文研究來源于某微電子公司的實際項目，論文主要闡述了基于UVM驗證平臺的搭建及其在高清晰圖像傳輸芯片(DVLINK)模塊中的應(yīng)用及研究。具體研究內(nèi)容如下:
　　首先是UVM驗證平臺的搭建。通過分析UVM驗證方法學(xué)的演變，研究UVM驗證平臺的基本架構(gòu)及其主要組件的特點，采用System Verilog驗證語言描述各個UVM驗證組件，通過抽象事務(wù)級建模搭建可重用的DVLINK驗證平臺。<

3、br>　　其次是DVLINK模塊功能驗證設(shè)計。采用覆蓋率為導(dǎo)向進行功能驗證設(shè)計，詳細分析被測模塊的Spec，提煉測試點并制定驗證目標，研究黑盒測試、白盒測試等主流測試方法。此外，文章還進一步研究模型檢測，采用混合測試的方式進行模塊功能驗證，并實現(xiàn)驗證目標。
　　最后總結(jié)了UVM驗證平臺設(shè)計結(jié)論。UVM驗證平臺的靈活性和可重用性特點，顯著提高了DVLINK模塊的驗證效率，無需大范圍改動數(shù)據(jù)，方便驗證工程師的驗證工作?；赩CEGAR