1、TFET作為新型的低功耗器件，物理結(jié)構(gòu)上采用源漏區(qū)非對稱性摻雜，通過外加?xùn)烹妷嚎刂颇軒?，進(jìn)而利用隧道擊穿原理實現(xiàn)器件工作。與傳統(tǒng)漂移擴(kuò)散機(jī)制MOSFET器件相比，TFET器件的亞閾值斜率能夠突破60mV/dec的限制，能夠在較低電源電壓下獲得更大的電流開關(guān)比，從而實現(xiàn)超低功耗的目標(biāo)。
　　數(shù)字標(biāo)準(zhǔn)單元庫是集成電路設(shè)計自動化的關(guān)鍵，是銜接前端設(shè)計與后端物理實現(xiàn)的橋梁。本文在基于傳統(tǒng)MOSFET建庫技術(shù)基礎(chǔ)上，探究了TFET應(yīng)用的

2、研究方向，將TFET器件應(yīng)用于數(shù)字標(biāo)準(zhǔn)單元庫設(shè)計上。在已有技術(shù)的基礎(chǔ)上，利用TFET器件模型，進(jìn)行了相關(guān)研究，并在單元設(shè)計、版圖規(guī)劃和器件檢測方面取得一定成果。
　　基于傳統(tǒng)工藝的MOSFET器件，進(jìn)行了建庫工作，包含庫單元的原理圖提取及優(yōu)化，特性仿真和版圖繪制，并利用已有的庫單元，完成整體的建庫流程，包含最重要的各類庫文件生成及相應(yīng)腳本文件編寫。
　　在單元設(shè)計中，針對單元的組合邏輯和時序邏輯電路進(jìn)行深入研究，并結(jié)合TFE

3、T器件模型，對傳輸門邏輯對整體電路的設(shè)計影響進(jìn)行分析，進(jìn)而對比選擇適合TFET器件的電路設(shè)計結(jié)構(gòu)；另外，根據(jù)現(xiàn)有的模型兼容性問題，設(shè)計了測試觸發(fā)器電路建立時間和保持時間的雙時鐘邊沿測試電路。
　　在版圖規(guī)劃方面，依據(jù)流片測試的版圖模型并結(jié)合單元庫設(shè)計方案，對單元版圖進(jìn)行了規(guī)劃，并針對TFET器件的版圖檢測進(jìn)行研究，修改了相應(yīng)DRC檢測規(guī)則使之能夠針對TFET器件的特殊結(jié)構(gòu)進(jìn)行檢測，其中包含針對一般類型的TFET器件，以及包含Poc