1、高速通信系統(tǒng)日益增長的傳輸速率使得信號工作頻率節(jié)節(jié)攀升，傳輸線參數(shù)對信號傳輸性能的影響、印制電路板中抖動和噪聲問題愈發(fā)突出，傳統(tǒng)電子設(shè)計方法和經(jīng)典傳輸線理論不再適用高速高集成度電子系統(tǒng)的研究。運用信號完整性理論分析高速通信系統(tǒng)傳輸線特性、噪聲與抖動具有重要意義。
　　首先從導(dǎo)體、介質(zhì)和返回路徑三個方面探討非均勻傳輸線對信號的影響。對導(dǎo)體建立了表面粗糙度模型，計算了其交流電阻、電抗;在構(gòu)建傳輸線電介質(zhì)無窮極點頻變模型的基礎(chǔ)上，探討了

2、介質(zhì)纖維交織結(jié)構(gòu)對特定長度差分線的模式轉(zhuǎn)換影響;研究了平面分割槽線引起的信號衰減和電流串擾問題，并給出相應(yīng)的解決措施。
　　接著研究串行和并行信號抖動和噪聲問題。以實際項目為背景，在前仿真中采用概率統(tǒng)計分析方法和雙狄拉克模型給出DDR3信號抖動合理的概率分布，避免最大失真分析的悲觀估計，并在后仿真中利用Q變換的尾部擬合以提高分布函數(shù)尾部精度。研究了DDR3的時序分析方法，完成了抖動、噪聲、時序的前預(yù)算和后驗證的高速設(shè)計流程。

3、>　　建立傳輸線的無損電路模型，研究表明信道的寄生參數(shù)導(dǎo)致信號電壓差，造成信號抖動。引入等效噪聲模型探索高速串行通信鏈路的碼間干擾產(chǎn)生機制，將離散的時序干擾量綜合為一個幅度噪聲值，形成新的評價視角;根據(jù)碼間干擾概率分布估算了包含均衡器的實例鏈路等效電壓噪聲，結(jié)合ANSYS Designer對高速串行系統(tǒng)進行建模，多角度對比分析了不同均衡器的碼間干擾消除效果，并提供了一個新的碼間干擾等效電壓噪聲評價指標。運用統(tǒng)計分析方法對10Gbps差分