1、隨著多核處理器的發(fā)展，芯片中集成的核的數(shù)目不斷增多，傳統(tǒng)的二維片上網(wǎng)絡(luò)已經(jīng)無法滿足日益增長的性能需求。由于三維集成電路工藝的不斷發(fā)展和成熟，將IP核分配在三維拓?fù)浣Y(jié)構(gòu)上，可以提供比傳統(tǒng)二維片上網(wǎng)絡(luò)更高的網(wǎng)絡(luò)吞吐率，更低的功耗。
　　 隨著納米科技的發(fā)展，互連線上的功耗相對加大。本文針對特定應(yīng)用的片上網(wǎng)絡(luò)，根據(jù)路由節(jié)點和互連線上的漏電功耗和動態(tài)功耗，建立了三維片上網(wǎng)絡(luò)功耗模型。
　　 本文提出了基于傳遞規(guī)約無環(huán)圖的三維布圖

2、規(guī)劃技術(shù)3D-TRG，可以根據(jù)特定應(yīng)用優(yōu)化三維片上網(wǎng)絡(luò)中模塊的布局，從而使功耗更低。在三維布局中，許多表示法都無法表達(dá)所有的布局結(jié)構(gòu)。文中提出的3D-TRG三維布圖規(guī)劃表示法可以表示幾乎所有的布局結(jié)構(gòu)，而且具有表達(dá)兩兩模塊之間關(guān)系的天然屬性。對于優(yōu)化三維片上網(wǎng)絡(luò)布局有著非常大的優(yōu)勢。
　　 本文基于布圖規(guī)劃技術(shù)優(yōu)化三維片上網(wǎng)絡(luò)功耗。三維片上網(wǎng)絡(luò)功耗受到拓?fù)浣Y(jié)構(gòu)、映射、路由算法、布局、時延、帶寬等多方面的影響，本文基于布圖規(guī)劃技術(shù)

3、分別采用了模擬退火、遺傳算法和離散粒子群算法分別對面向特定應(yīng)用的三維片上網(wǎng)絡(luò)進(jìn)行了優(yōu)化，并對三種算法的優(yōu)化結(jié)果進(jìn)行了對比分析。
　　 本文根據(jù)優(yōu)化的拓?fù)浣Y(jié)構(gòu)、映射、路由算法和布局結(jié)果，使用三維不規(guī)則拓?fù)浣Y(jié)構(gòu)片上網(wǎng)絡(luò)仿真器，面向多個特定應(yīng)用進(jìn)行了仿真實驗。實驗結(jié)果表明，評估總功耗與仿真總功耗的誤差在3％以內(nèi)。驗證了本文的功耗評估模型以及優(yōu)化算法中的功耗評估方法是簡潔有效的。
　　 在仿真實驗中，經(jīng)過優(yōu)化的三維不規(guī)則拓?fù)浣Y(jié)構(gòu)