1、Cache是緩解處理器和內存速度差異的一種非常有效的方法，但是隨著工藝技術及處理器技術的飛速發(fā)展，傳統(tǒng)的以SRAM為材料的Cache受到了面積、功耗等的限制。STT-RAM是一種新型的非易失性材料，它具有密度大、靜態(tài)功耗低的特點，同時，讀速度接近SRAM，寫速度稍慢，因此，STT-RAM非常有希望成為未來Cache的器件。但是，STT-RAM的缺點是寫能耗過高和寫速度過慢，因此，針對STT-RAM的研究主要是優(yōu)化STT-RAM的寫操作。

2、
　　 本文根據多級STT-RAM的特性，提出了對多級STT-RAM進行動態(tài)編碼以降低多級STT-RAM的寫能耗。多級STT-RAM的每個存儲單元都有四種阻抗狀態(tài)，可以表示2比特的數據:00、01、10、11，在多級STT-RAM上寫不同的阻抗狀態(tài)需要的能耗不同。通過對寫L2 Cache數據進行統(tǒng)計，我們發(fā)現，在不同的時間階段及不同的程序中，寫L2 Cache的四種數據的比例在不斷發(fā)生變化。因此，本文認為可以根據四種數據的比例，

3、動態(tài)地利用多級STT-RAM的四種阻抗狀態(tài)表示四種實際數據，即進行動態(tài)地編碼，利用寫能耗較低低的阻抗狀態(tài)表示寫次數較多的數據。
　　 本文針對數據比例在時間上的變化特性，及不同應用程序間數據比例的差異性，分別提出了基于時間片的動態(tài)編碼策略和基于應用程序的動態(tài)編碼策略。基于時間片的動態(tài)編碼策略將程序劃分為多個時間階段，對每個時間階段進行動態(tài)編碼，每個階段都選擇一個最優(yōu)的編碼方式。基于應用程序的動態(tài)編碼策略在多程序共享L2 Cach

4、e的條件下，根據數據塊所屬的應用程序進行動態(tài)編碼。實驗結果表明，基于時間片的動態(tài)編碼策略和基于應用程序的動態(tài)編碼策略分別能降低2.7％和4.5％的寫能耗。
　　 本文對多處理器共享的STT-RAMCache架構上的緩存替換策略進行了優(yōu)化。通過實驗發(fā)現Cache上的數據塊替換時，相同應用程序數據塊間的替換比不同應用程序數據塊間的替換在總體上存在更多的相同數據。在寫前讀策略下，相同數據越多，需要進行的寫操作就越少。本文對多處理器共享

5、的緩存替換策略進行了改進，通過預測機制尋找無效數據塊，在缺失率沒有明顯下降的前提下，增加相同應用程序數據塊間的替換，以減少STT-RAM Cache上的寫次數。通過實驗表明，對緩存替換策略進行改進可以降低5.4％，并且系統(tǒng)性能有1.5％的提升。
　　 綜上所述，本文通過動態(tài)編碼策略和改進的Cache替換策略對基于多級STT-RAM的Cache進行了寫操作的優(yōu)化，實驗結果表明，這些優(yōu)化策略能降低多級STT-RAM Cache上的寫