1、模數(shù)轉(zhuǎn)換器（ADC）在所有信號處理系統(tǒng)中占有非常重要的地位，隨著工藝水平的不斷進步和系統(tǒng)對A/D性能要求的不斷提高，進一步發(fā)展了速度與精度相互折衷的流水線型模數(shù)轉(zhuǎn)換器（Pipelined ADC）。本文采用基于0.5μm的標準CMOS工藝，電源電壓為5V，研究設計了一個14位精度，1MHz采樣率的流水線ADC，完成了其內(nèi)部關鍵單元和整體結構的設計。
　　在系統(tǒng)結構選擇中，采用12級1.5位/級與最后一級為2位Flash ADC相結

2、合的設計，奇數(shù)子級和偶數(shù)子級由兩相非交疊時鐘控制交替工作，然后分析非理想因素找到系統(tǒng)誤差源，最后通過數(shù)字校準電路對輸出的數(shù)字碼進行延遲校正和邏輯校準，去除了冗余位，得到完整的14位數(shù)字輸出。
　　在子級模塊電路中，設計了關鍵單元電路，包括Sub-ADC、Sub-DAC、簡單邏輯的編碼電路、電容翻轉(zhuǎn)型的采樣保持電路、MDAC電路以及數(shù)字邏輯校準電路，在具體電路結構設計中，設計了一個具有相位裕度為57°、增益為96dB的兩級全差分運放

3、，一個轉(zhuǎn)換電平約為226.7mV的開關電容比較器以及能夠產(chǎn)生下降沿提前到來的兩相不交疊時鐘和快速的柵壓自舉開關。
　　在整體結構設計中，整合關鍵單元得到所設計的14位流水線ADC，用Candance環(huán)境下的Specture工具對模塊電路和整體電路進行仿真分析，結果滿足系統(tǒng)要求，最終的性能達到了：靜態(tài)特性DNL為0.175LSB，INL為1.625LSB，動態(tài)特性頻譜圖ENOB為13.04bit，SFDR為102.5dB，THD為9