1、隨著數(shù)字技術的不斷發(fā)展，數(shù)字音頻接口的出現(xiàn)使得音頻設備間的數(shù)據(jù)傳輸從模擬時代跨入了數(shù)字時代。數(shù)字信號的傳輸具有對干擾不敏感的特點，這使得音頻系統(tǒng)的信噪比及失真與傳輸距離無關，同時數(shù)字信號處理技術的飛速發(fā)展也帶動了音頻信號數(shù)字化處理的發(fā)展，從而實現(xiàn)了從處理到傳輸?shù)募償?shù)字化過程。
　　目前市場上大部分的音頻接口IP核只支持單協(xié)議，本文針對音頻編解碼器（Audio CODEC）芯片，采用Verilog語言和半定制IP設計流程設計實現(xiàn)了S

2、/PDIF與I2S雙協(xié)議音頻接口IP核，試圖解決IP核接口單一的問題，為音頻信號的處理和傳輸提供完整的解決方案。相較于其它音頻接口IP核，本文的設計具有如下特點：
　　Auido COEC數(shù)字輸入端和輸出端均支持I2S或S/PDIF音頻接口的選擇，并可以在音頻接收和發(fā)送模塊之間建立直接的信號通路以支持音頻接口格式的轉換；
　　引入模式識別中訓練機的概念，對碼流特征值進行現(xiàn)場特征提取，根據(jù)特征值建立分類器區(qū)分出脈沖寬度，從而按

3、照脈沖寬度的變化特點進行譯碼。避免了傳統(tǒng)的S/PDIF接收機在環(huán)境變化時采用模板匹配的方式進行數(shù)據(jù)譯碼造成的譯碼錯誤的問題；
　　此外，本文為了進行IP核的FPGA驗證，采用串口通信協(xié)議實現(xiàn)上位機與FPGA的通信從而控制IP核的行為。為了解決串口數(shù)據(jù)傳輸中因毛刺造成的誤采樣問題，本文基于擴頻采樣原理，通過多次采樣取有效值的方法提高串口數(shù)據(jù)接收的準確性。
　　仿真、FPGA驗證和實際流片表明，本文設計的IP核可以完成音頻數(shù)據(jù)的