1、數(shù)字預(yù)失真作為一種非線性功率放大器的線性化技術(shù)，對(duì)于提高功放效率，降低系統(tǒng)功耗，實(shí)現(xiàn)綠色通信具有非常重要的意義?，F(xiàn)有的數(shù)字預(yù)失真方案都是針對(duì)單模通信系統(tǒng)設(shè)計(jì)的，沒(méi)有考慮到多模通信系統(tǒng)的特點(diǎn)。在多模通信系統(tǒng)中，功放的記憶效應(yīng)會(huì)跟著信號(hào)帶寬的變化而改變。而基于多項(xiàng)式模型的預(yù)失真方案必須更改記憶深度才能追蹤到功放的記憶效應(yīng)，因此很不適合直接在多模通信系統(tǒng)中應(yīng)用。
　　針對(duì)以上問(wèn)題，我們提出了一種新型的頻域近似模型，這種模型采取在頻域里對(duì)

2、Volterra系統(tǒng)函數(shù)進(jìn)行化簡(jiǎn)的思路，避免了時(shí)間長(zhǎng)度參數(shù)對(duì)功放模型產(chǎn)生的影響，在理論上闡明了信號(hào)帶寬和記憶效應(yīng)的關(guān)系，這種模型更適合于多模通信系統(tǒng)。但是這種模型只在理論上和仿真情況下得到了驗(yàn)證，并未進(jìn)行實(shí)現(xiàn)。
　　本文在對(duì)數(shù)字預(yù)失真的背景知識(shí)和新模型進(jìn)行了梳理之后，對(duì)DPD的實(shí)現(xiàn)技術(shù)進(jìn)行了深入研究。傳統(tǒng)的實(shí)現(xiàn)方式有ASIC實(shí)現(xiàn)或者是FPGA+DPS實(shí)現(xiàn)，考慮到目前FPGA技術(shù)的飛速發(fā)展，性能和功耗大為提升，目前在一塊FPGA上實(shí)

3、現(xiàn)一個(gè)完整的DPDIP核成為可能。本文采用基于System Generator的系統(tǒng)設(shè)計(jì)方法學(xué)，將建模仿真和實(shí)現(xiàn)整合到一起從而大大提升開(kāi)發(fā)周期。本文的預(yù)失真器部分采用多項(xiàng)式和查找表相結(jié)合的形式實(shí)現(xiàn)，參數(shù)提取部分在CPU軟核中實(shí)現(xiàn)，特別實(shí)現(xiàn)了基于SVD分解的參數(shù)提取算法，加快了算法收斂速度，提高了系數(shù)計(jì)算的穩(wěn)定性。本文最后將設(shè)計(jì)好的DPDIP核分別在實(shí)際的硬件環(huán)境以及基于儀器的平臺(tái)中進(jìn)行了實(shí)驗(yàn)測(cè)試，測(cè)試結(jié)果顯示ACPR可改善10-15dB