1、智能在線高速煙草異物剔除系統(tǒng)是用于剔除煙草中異物的專用自動化設(shè)備。本課題研究的基于FPGA的串行總線是設(shè)備控制部分的主體。
　　傳統(tǒng)的剔除閥控制采用并行的方式，一個剔除閥對應(yīng)I/O板卡的一個I/O接口。該控制方式的傳輸方式是并行傳輸方案，信號容易受干擾，系統(tǒng)的安全性和可靠性低，并且連接需要使用大量傳輸電纜，工程造價高，檢修維護(hù)不便。為解決傳統(tǒng)剔除閥控制系統(tǒng)的不足，本課題設(shè)計了基于FPGA的串行總線，以替代原來的并行控制模塊。該串行

2、總線的核心是基于FPGA設(shè)計的信號發(fā)送卡與信號接收卡。該設(shè)計目的是將工控機(jī)發(fā)出的并行信號高速轉(zhuǎn)換成串行信號傳輸，采用基于PCI總線的方式將計算機(jī)控制信號傳輸至基于FPGA設(shè)計的信號發(fā)送卡，該發(fā)送卡將并行信號轉(zhuǎn)換成串行信號傳遞給信號接收卡，基于FPGA設(shè)計的接收卡將信號還原為并行信號并驅(qū)動剔除閥工作。該串行總線能解決現(xiàn)有的剔除閥與工控機(jī)之間信號易受干擾，接線繁雜，設(shè)備結(jié)構(gòu)繁復(fù)，后期維護(hù)困難等問題。
　　本文在進(jìn)行大量的理論研究和工程

3、實踐的基礎(chǔ)上，闡述了串行通信的基本理論和高速數(shù)字系統(tǒng)設(shè)計的基本理論，研究了FPGA技術(shù)、Verilog HDL硬件描述語言的編寫方法及PCB技術(shù)，設(shè)計了PCI局部總線接口電路、電平轉(zhuǎn)換電路、端口地址設(shè)定與串行速率調(diào)節(jié)電路、數(shù)據(jù)串行輸出電路、數(shù)據(jù)接收電路、剔除閥驅(qū)動電路和信號發(fā)送卡與接收卡的PCB圖，并用Verilog HDL為設(shè)計的硬件電路編寫程序，實現(xiàn)相應(yīng)的時序功能和邏輯功能。
　　本課題研究的基于FPGA設(shè)計的串行總線已經(jīng)完成