1、隨著科學(xué)技術(shù)的發(fā)展，集成電路的規(guī)模不斷增大，功能復(fù)雜度不斷提升，半導(dǎo)體設(shè)計(jì)制造行業(yè)全球化趨勢(shì)不斷加強(qiáng)，迫使芯片設(shè)計(jì)和生產(chǎn)的多個(gè)環(huán)節(jié)相分離，使得在芯片中植入硬件木馬成為可能。由于硬件木馬一般都是第三方精心設(shè)計(jì)實(shí)現(xiàn)，并且是對(duì)底層硬件進(jìn)行的修改，具有隱蔽性強(qiáng)、破壞力大、設(shè)計(jì)實(shí)現(xiàn)要求高、檢測(cè)難度大等特點(diǎn)。為應(yīng)對(duì)硬件木馬帶來(lái)的安全威脅，本文以基于旁路功耗信息分析的硬件木馬防護(hù)及檢測(cè)技術(shù)為基礎(chǔ)，研究顯化硬件木馬的方法，主要工作有：
　　隨著集

2、成電路規(guī)模不斷擴(kuò)大，規(guī)模相對(duì)很小的木馬電路表現(xiàn)出的旁路信息極易被淹沒(méi)。為了顯化硬件木馬功耗，本文提出了一種分時(shí)控制的硬件木馬功耗顯化方法。通過(guò)對(duì)時(shí)鐘網(wǎng)絡(luò)的分時(shí)模塊控制，降低芯片的瞬時(shí)動(dòng)態(tài)功耗，顯化了硬件木馬功耗。實(shí)驗(yàn)數(shù)據(jù)表明：當(dāng)劃分為3個(gè)大小較均衡的模塊時(shí)，各周期的峰值功耗可以降到29.9％~36.2%之間；在降低總的瞬時(shí)動(dòng)態(tài)功耗情況下，木馬功耗可以得到平均3.02倍的顯化。
　　功能模塊劃分完成之后，各模塊之間一般有信息交互。為

3、了實(shí)際應(yīng)用分時(shí)功耗顯化機(jī)制，提出兩種方案：一種是插入隔離鏈方法，該法簡(jiǎn)單易用，可自動(dòng)化實(shí)現(xiàn)，但面積與延時(shí)開銷較大；另一種是棧入式設(shè)計(jì)方法，該方法要對(duì)設(shè)計(jì)中模塊間寄存器棧位關(guān)系進(jìn)行調(diào)整，但是無(wú)需插入額外邏輯，面積與延時(shí)開銷很小。實(shí)驗(yàn)數(shù)據(jù)表明：對(duì)10個(gè)模塊的邏輯電路，應(yīng)用分時(shí)機(jī)制與棧入式設(shè)計(jì)后，在沒(méi)有額外增加面積和延時(shí)的情況下，各周期的峰值功耗可以降低到5.74%~10.87%之間，大部分集中在10.5%左右；在降低總的瞬時(shí)動(dòng)態(tài)功耗情況下，