1、隨著微電子技術的不斷進步，金屬-氧化物-半導體場效應晶體管的尺寸按照“摩爾定律”不斷地減小。晶體管尺寸的減小成就了超大規(guī)模集成電路成本的驟降和性能的飛躍。近半個世紀的時間里，集成電路芯片中集成的晶體管數(shù)目每18個月翻一番。與此同時，MOS器件中柵介質的厚度也跟隨等比例縮小原則變薄。當柵介質的厚度減小到1nm的時候，采用傳統(tǒng)的SiO2作為柵介質介質，漏電流很大，無法滿足高性能器件的要求。因此，必須采用高介電常數(shù)介質替代SiO2作為柵介質。

2、
　　高介電常數(shù)介質應用于集成電路要具有較高的介電常數(shù)、大禁帶寬度、良好的熱穩(wěn)定性以及與目前的CMOS工藝兼容的特點。盡管現(xiàn)在對高介電常數(shù)介質的研究取得了很大進展，并且Intel公司在32 nm和22 nm技術中已經(jīng)采用，但是其中還有很多科學問題值得研究。另一方面，為了獲得性能全面、滿足尺寸更小的器件的柵介質，對新型高介電常數(shù)柵介質的探索也是一個重要的研究方向。除此以外，高介電常數(shù)介質的應用，降低了對Si襯底的依賴，提供了新的襯底

3、選擇的機會。本文研究了原子層淀積(atomic layer deposition，簡稱ALD) Nb2O5和NbAlO高介電常數(shù)介質的制備與表征、在Ge襯底上原子層淀積Al2O3、AlN的反應機理、以及在GaAs和InP襯底上原子層淀積Al2O3和HfO2高介電常數(shù)介質等。本文結果對理解和優(yōu)化原子層淀積高介電常數(shù)介質在集成電路工藝中的應用具有重要學術意義。
　　論文首先研究了在Si襯底上用ALD制備Nb2O5薄膜。以Nb(OC2H

4、5)5為金屬反應前驅體，H2O為氧化劑，反應溫度為300℃。制備好的樣品在400℃、600℃、800℃氮氣氣氛下退火30秒，以研究其熱穩(wěn)定性。研究發(fā)現(xiàn)，在淀積初始階段，由于Nb(OC2H5)5分子的位阻效應，薄膜生長速率較快;在薄膜完全覆蓋Si襯底以后，生長速率趨于穩(wěn)定，每個ALD循環(huán)生長約為0.7 nm薄膜。用橢偏儀方法分析了薄膜的光學特性，在波長為630nm處的薄膜折射率為1.90。當入射光能量小于4.4 eV時，薄膜的折射率是入射

5、光能量的增函數(shù);入射光能量大于4.4eV時，薄膜的折射率是入射光能量的減函數(shù)。而且薄膜的折射率隨退火溫度的升高而變小。對于薄膜的消光系數(shù)，當入射光能量小于5.3 eV時，薄膜的消光系數(shù)是入射光能量的增函數(shù);入射光能量大于5.3 eV時，薄膜的消光系數(shù)是入射光能量的減函數(shù)。根據(jù)消光系數(shù)，我們分析了薄膜的禁帶寬度，Nb2O5薄膜禁帶寬度為3.41 eV。在退火過程中界面處的Si原子與Nb2O5薄膜發(fā)生化學反應，生產(chǎn)界面層。由于界面層的形成，

6、導致薄膜的禁帶寬度隨著退火溫度的升高而增大。通過XPS測試，分析了薄膜、薄膜與襯底界面的化學性質。在淀積過程中，襯底Si原子與界面的Nb2O5發(fā)生作用，形成Si-O-Nb結構。經(jīng)過高溫退火工藝，薄膜中的Nb2O5中的部分O原子透過薄膜，到達襯底表面與Si原子結合，形成Si的氧化物。為了解決Si/Nb2O5結構界面不穩(wěn)定的特性，制備了Si/Al2O3/Nb2O5疊層結構，其中1.8 nm的Al2O3為鈍化層。結果表明，Al2O3很好地抑制

7、了Si襯底與Nb2O5薄膜的相互作用，阻礙了界面層的形成。
　　其次，論文研究了ALD制備NbAlO新型高介電常數(shù)介質。通過改變不同的Nb2O5和Al2O3的原子層淀積循環(huán)比的方法，制備了不同組分的NbAlO介質。分別用Nb(OC2H5)5和Al(CH3)3作為Nb2O5和Al2O3的金屬前驅體，用去離子水作為氧化劑，淀積溫度為300℃。隨后樣品在N2氣氛中退火30秒，退火溫度為600℃。研究表明，在NbAlO薄膜中存在Al-O-

8、Nb結構，Nb原子與Al原子和O氧原子很好的結合，并不存在Nb2O5形態(tài)。在與襯底接觸的界面處形成Si-O-Nb。這種界面層并不穩(wěn)定，退火以后，界面處的Si-O-Nb遭到破壞，形成SiO2。通過橢偏儀測試方法分析了薄膜的光學特性。樣品的折射率隨薄膜中Nb原子含量的增加而增大。而薄膜的禁帶寬度則隨Nb原子含量的增加而減小。這說明，可以通過ALD工藝調節(jié)薄膜中Nb2O5的淀積循環(huán)比來控制薄膜的禁帶寬度，而且這種方法對薄膜禁帶寬度調節(jié)的精度較

9、高，可以細微到0.2 eV。我們還分析了薄膜的band offset。通過XPS結果，我們分析了禁帶寬度為5.05 eV的薄膜，其與Si襯底之間價帶差值(⊿Ev)為2.28 eV，導帶差值（⊿Ec）為1.65 eV。退火以后，禁帶寬度幾乎沒有變化，但是⊿Ec減小了0.2 eV，而⊿Ev則增大了0.2 eV。
　　論文用第一性原理方法研究了在Ge襯底上原子層淀積Al2O3、AlN的反應機理。Ge襯底的電子、空穴遷移率都很高，已經(jīng)在一

10、些領域得到應用。Ge襯底器件的主要問題在于與氧化物之間的界面層不穩(wěn)定，因此研究淀積高介電常數(shù)Al2O3、AlN的反應機理很有必要。用Gaussian03軟件包計算了Ge襯底上原子層淀積Al2O3、AlN的反應路徑、反應體系的能量以及原子間的相互作用。結果表明，在Ge襯底與TMA分子的半反應過程中，Ge原子與Al原子形成化學鍵，生成副產(chǎn)物CH4，同時整個體系的能量降低了1.20 eV/mol，說明反應是放熱反應，反應需要跨越的最大能量勢壘

11、為0.91 eV/mol;在Al2O3反應第二個半反應過程中，H2O分子與Ge-Al-(CH3)2作用，Al原子與O原子形成化學鍵，生產(chǎn)副產(chǎn)物CH4，同時整個體系的能量降低了1.63 eV/mol，說明反應是放熱反應，反應需要跨越的最大能量勢壘為1.44 eV/mol，這也是整個反應過程的最高能量勢壘。在ALD淀積AlN的第二個半反應中，NH3分子與Ge-Al-(CH3)2作用，Al原子與N原子形成化學鍵，生產(chǎn)副產(chǎn)物CH4，同時整個體系

12、的能量降低了1.13 eV/mol，說明反應是放熱反應，反應需要跨越的最大能量勢壘為1.43 eV/mol。與Si襯底相比，TMA分子化學吸附與Ge襯底的體系能量更低，因此TMA分子更容易吸附于Ge襯底上。在工藝上，可以適當?shù)目s短TMA通入反應腔的時間，節(jié)約成本。
　　最后論文研究了在GaAs襯底和InP襯底上ALD淀積Al2O3和HfO2高k介質。并通過表面硫化處理以及退火等工藝流程，著重從電學特性的角度(C-V, I-V)分析

13、了工藝對提高器件性能的影響。Al/Al2O3/GaAs MOS結構的積累電容密度為8.29×10—μF/cm2，對應的EOT分別為4.16 nm。實驗表明，退火工藝了引入大量缺陷，導致積累電容下降。襯底表面經(jīng)過硫化處理以后，襯底表面的懸掛鍵得到鈍化，抑制了界面層的生長，并使界面態(tài)密度降低，從而使得積累電容增大并有效地降低了柵極漏電流。Al/HfO2/GaAs MOS結構的積累電容密度為6.68×10-1μF/cm2，HfO2介質的介電常

14、數(shù)為15.1，EOT為5.17 nm。同樣，在襯底表面經(jīng)過硫化處理以后，界面態(tài)密度降低，從而降低柵極漏電流。Al/Al2O3/InP MOS結構的積累電容密度為1.62μF/cm2。然而研究發(fā)現(xiàn)，硫化處理后，引入了大量缺陷，積累電容變小。Al/HfO2/InP MOS結構的積累電容密度為6.13×10-1μF/cm2，HfO2薄膜的介電常數(shù)為14，對應的EOT為5.63 nm。退火工藝抑制了缺陷的形成，使得積累電容密度增大。襯底表面經(jīng)過