用于TDI型CMOS圖像傳感器中列級ADC及讀出電路的設(shè)計.pdf_第1頁
已閱讀1頁,還剩74頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、時間延遲積分(TDI)型CMOS圖像傳感器可以對同一物體進行多次掃描,并把掃描得到的信號進行低噪聲累加,所以它能夠達到很高的靈敏度和信噪比,非常適合應(yīng)用在暗光拍攝和高速掃描拍攝的條件下,在工業(yè)檢測和航空拍攝等領(lǐng)域具有很高的應(yīng)用價值。ADC及讀出電路是TDI型CMOS圖像傳感器的重要組成部分,列級ADC相對于芯片級ADC,它的處理速度快,相對于像素級ADC,它的面積和功耗小。
   本文研究了TDI型CMOS圖像傳感器的工作原理和

2、設(shè)計方案,重點對其中的列級ADC及讀出電路進行了研究和設(shè)計。相對于電流累加方式,電壓累加方式的列FPN和功耗較低;相對于傳統(tǒng)的行滾筒式曝光方式,改進型行滾筒曝光方式對同一物體曝光的一致性更好,所以論文中TDI型CMOS圖像傳感器選用電壓累加和改進型行滾筒曝光方式的方案。對于列級ADC,常用的結(jié)構(gòu)有單斜ADC、逐次逼近ADC、迭代算法ADC等,這幾種結(jié)構(gòu)都能滿足論文指標(biāo)中對ADC的速度要求,但是單斜ADC的功耗低,結(jié)構(gòu)簡單,便于列級版圖實

3、現(xiàn),所以論文中采用單斜ADC的結(jié)構(gòu)。結(jié)合系統(tǒng)整體的要求,ADC采用誤差校正技術(shù)提高了數(shù)據(jù)精度,采用比較器失調(diào)消除技術(shù)保證了良好的列間一致性,并且后續(xù)讀出電路中采用正反饋型寄存器,提高了電路的可靠性。采用宏利半導(dǎo)體公司的0.18um標(biāo)準(zhǔn)CMOS工藝對TDI型CMOS傳感器中列級ADC及讀出電路進行了前仿真驗證、版圖設(shè)計和后仿真驗證。仿真結(jié)果表明ADC的數(shù)據(jù)精度為10位,速度為32K,1024列ADC和讀出電路的總功耗為120mW,這說明論

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論