1、目前PLC采用的單核微處理器作為處理器越來越難以滿足工業(yè)控制領域日益嚴格的實時性要求。多核處理器以其控制邏輯簡單、高處理能力、高實時性、低功耗等優(yōu)點能滿足PLC處理器所面臨的需求。
　　 本文通過仔細分析多核處理器發(fā)展現狀及趨勢，指出了異構多核處理器優(yōu)勢，并根據當前PLC發(fā)展趨勢及特點，提出了一種用于先進PLC的異構多核處理器的設計。該異構多核處理器軟核采用Verilog 硬件描述語言編寫實現，在內部把主控核、基本核、運算核和字

2、符串核有機的結合在一起?；竞嗽O計了基本指令集，其他各功能核根據各自的功能設計了相應的特殊指令以及相應的特殊硬件。根據核功能的不同，對各類核進行了結構設計，在文中詳細闡述了設計的各類核的結構和指令集以及指令的執(zhí)行流程，并對主核與從核的通信和相鄰從核的通信及中斷處理過程做了設計說明。例如字符串核的設計更能說明每個核處理的任務可以在很小、很專一的條件下達到很高效，并且根據核的復雜度不同可以設計不同的時鐘頻率。這對異構多核處理器處理速度、實時

3、性的提高和功耗的降低都具有極為重要的意義。
　　 本文對所設計的異構多核處理器用Verilog語言編寫了軟核，在Libero編程環(huán)境上進行了綜合和波形仿真。接著把軟核下載到了型號為AFS600的FPGA中，并使用軟核的指令集編寫了簡單的軟核用戶程序進行了驗證。然后把驗證的結果和設計的要求的時序進行了性能比較，其功能達到了預期的設計目標，即每一個核都是結構完整、能獨立工作，或多個核協(xié)同工作，且每個核只專注于少數幾種類型的操作。異構