1、現(xiàn)有基于大數(shù)運算的加密技術由于運算量龐大而使得加密速度緩慢，設計硬件加速器是解決該問題的主要方法。但現(xiàn)有的加速器架構可配性低，不夠靈活。為了解決加速器硬件架構的靈活性問題，本文提出了一種新的層次化硬件架構，該架構可配度更高，加速效果更優(yōu)，且采用資源復用技術減少了硬件資源開銷。
　　該架構包含四層:應用層、功能層、輔助運算層和硬件資源層。四層均可選擇用硬件實現(xiàn)還是軟件實現(xiàn)，若采用硬件實現(xiàn)，各層內的每個功能模塊均可選擇實現(xiàn)該功能或不實

2、現(xiàn)該功能（功能塊選擇可配）。根據(jù)各層的實現(xiàn)方式不同該架構可配置為四種不同的實現(xiàn)模式:1層（硬件資源層）硬件實現(xiàn)和3層（應用層、功能層和輔助運算層）軟件實現(xiàn)，即一層硬件三層軟件模式;2層（輔助運算層和硬件資源層）硬件實現(xiàn)和2層（應用層和功能層）軟件實現(xiàn)，即二層硬件二層軟件模式;3層（功能層、輔助運算層和硬件資源層）硬件實現(xiàn)，1層（應用層）軟件實現(xiàn)，即三層硬件一層軟件模式;四層全部硬件模式。本文分別以一層硬件三層軟件模式和三層硬件一層軟件模

3、式進行了實驗，以證明該架構的優(yōu)越性。
　　一層硬件三層軟件模式實驗中硬件資源面積消耗僅0.15mm2，卻可以同時用于RSA和ECC的實現(xiàn)中。在60MHZ的工作頻率下以四塊DSP并行處理可以對RSA加速24倍，1s可加密兩次，而且模長越長加密性能越好。三層硬件一層軟件模式實驗采用資源復用技術以14％的額外硬件資源開銷實現(xiàn)了在模頻繁變化的環(huán)境下兩倍于文獻[8]的加密速度。
　　實驗結果顯示本文所提出的大數(shù)運算硬件架構硬件資源開銷