1、運算放大器作為廣泛應(yīng)用于SoC中的基礎(chǔ)模擬IP(Intellectual Property)電路，很大程度上決定了系統(tǒng)的精度和速度性能。在低功耗約束條件下，如何獲得足夠的增益并達到盡可能快的速度已成為一個關(guān)鍵而緊迫的研究課題。傳統(tǒng)運放結(jié)構(gòu)速度的提高通常是以大的靜態(tài)功耗為代價，低功耗與高速響應(yīng)的相互制約顯著增加了運放電路設(shè)計的難度。本文提出了改善增益與瞬態(tài)響應(yīng)的方法，緩解了運放電路內(nèi)在約束，通過結(jié)構(gòu)參數(shù)的優(yōu)化設(shè)計，實現(xiàn)運放電路性能的全面改

2、善和提高。
　　運算放大器的速度是衡量運算放大器性能優(yōu)劣的重要指標之一。本文在傳統(tǒng)OTA電路結(jié)構(gòu)基礎(chǔ)上引入了非線性電流傳輸結(jié)構(gòu)，將交叉耦合對CP(Cross-pair)的時變寬長比效應(yīng)與非線性電流鏡的非線性電流傳輸效應(yīng)結(jié)合，實現(xiàn)了增益、小信號帶寬及大信號擺率的顯著提高，改善了OTA的精度和速度性能；利用固定尾電流OTA建立起的解析模型，提出了針對OTA設(shè)計指標的優(yōu)化方法及流程，并分析了在短溝道效應(yīng)影響下OTA的最大電流利用率。為得

3、到更大的瞬態(tài)電流驅(qū)動能力，本文采用了FVF(Flipped Voltage Follower)結(jié)構(gòu)動態(tài)尾電流代替固定尾電流，進一步提高了OTA的擺率和電流利用率。
　　基于CSMC0.35μm CMOS工藝，利用Cadence Spectre仿真工具對本文提出的OTA電路結(jié)構(gòu)進行了驗證。結(jié)果表明，在32.2μA靜態(tài)電流、30pF負載電容和3.3V電源電壓的條件下，固定尾電流OTA電路低頻增益為63.8dB，單位增益帶寬5.6MHz