1、隨著半導(dǎo)體和通信產(chǎn)業(yè)的發(fā)展，電子系統(tǒng)的規(guī)模不斷增大，速度不斷提高，同時(shí)為滿足設(shè)備的便攜性需求，電子系統(tǒng)也在向高集成度、低功耗的方向發(fā)展。系統(tǒng)的大規(guī)模、高速度、高集成度和低功耗要求，也使得高速PCB的設(shè)計(jì)中信號(hào)完整性問題日益突出。
　　本文對(duì)高速PCB設(shè)計(jì)中存在的反射、串?dāng)_和同步開關(guān)噪聲(SSN)等信號(hào)完整性問題進(jìn)行了分析，并提出相應(yīng)的解決方案。在傳統(tǒng)共面緊湊電磁帶隙(EBG)結(jié)構(gòu)的基礎(chǔ)上，重點(diǎn)設(shè)計(jì)一種適用于高速電路中SSN抑制的緊

2、湊型EBG新結(jié)構(gòu)，實(shí)現(xiàn)了較低的帶隙中心頻率以及較寬的阻帶帶寬，可以實(shí)現(xiàn)對(duì)SSN的有效抑制。
　　論文首先介紹信號(hào)完整性研究的背景以及國內(nèi)外的發(fā)展現(xiàn)狀，詳細(xì)論述反射、串?dāng)_和SSN的成因，提出相應(yīng)的解決方案；其次，采用信號(hào)完整性仿真工具Hyperlynx仿真反射、串?dāng)_對(duì)高速電路中對(duì)信號(hào)完整性的影響，及采用AnsoftHFSS對(duì)所設(shè)計(jì)的適用于SSN抑制的EGB結(jié)構(gòu)進(jìn)行仿真，并進(jìn)行時(shí)域驗(yàn)證。根據(jù)仿真的結(jié)果，提出改善信號(hào)完整性的方案，對(duì)高速