1、隨著集成電路制造工藝和設(shè)計(jì)能力的快速發(fā)展，SoC的規(guī)模和功能在急劇膨脹。雖然在強(qiáng)大的CAD(Computer Aided Design)工具的幫助下，設(shè)計(jì)時(shí)間在不斷縮短，但是驗(yàn)證時(shí)間卻成指數(shù)增長(zhǎng)。目前SoC芯片的一次投片成功率只有35％左右，造成芯片重復(fù)投片的主要原因就是驗(yàn)證不充分。在SoC設(shè)計(jì)過(guò)程中，驗(yàn)證需要投入的資源占整個(gè)設(shè)計(jì)資源的60%到80%。在上市時(shí)間的壓力下，驗(yàn)證已經(jīng)成為當(dāng)前整個(gè)設(shè)計(jì)流程的主要瓶頸。
　　 SoC芯片

2、功能日益復(fù)雜，片上集成的外設(shè)數(shù)目越來(lái)越多，傳統(tǒng)的仿真驗(yàn)證非常耗時(shí)，已不能適應(yīng)芯片開發(fā)周期日益縮短的要求。FPGA提供了快速原型建模的條件，基于FPGA開發(fā)的SoC原型驗(yàn)證系統(tǒng)的運(yùn)行速度接近于真實(shí)芯片，逐漸成為驗(yàn)證人員的首選。本論文以北京微電子技術(shù)研究所研發(fā)設(shè)計(jì)的一款基于SPARCV8的SoC為對(duì)象，對(duì)基于SPARC V8的SoC可重用自動(dòng)原型驗(yàn)證系統(tǒng)進(jìn)行了研究，并完成了原型驗(yàn)證系統(tǒng)的搭建以及SoC原型驗(yàn)證工作。
　　 本論文主要