1、在芯片制造工藝已經(jīng)達(dá)到20nm以下的今天，單個(gè)芯片上可以集成更大的系統(tǒng)，如何保證成品芯片的質(zhì)量和縮短上市時(shí)間變成了最為重要和復(fù)雜的問題。首先在使用先進(jìn)的制造工藝的同時(shí)芯片的良品率大大下降，這就要求芯片的DFT設(shè)計(jì)和測(cè)試工作要有更好的質(zhì)量，從而減少成本和縮短測(cè)試時(shí)間。再次隨著芯片的復(fù)雜性增加，芯片的調(diào)試工作也變的更加復(fù)雜且要花很長(zhǎng)的時(shí)間，芯片中加入一定的邏輯去輔助芯片設(shè)計(jì)后期的調(diào)試工作變的更為必要。
　　本文介紹了芯片 DFX功能的

2、設(shè)計(jì)和其在處理器 XD120中的具體實(shí)現(xiàn)，重點(diǎn)研究了DFT（Design For Test）和 DFD（Design For Debug）技術(shù)的設(shè)計(jì)和實(shí)現(xiàn)。由于DFT和DFD技術(shù)中的大部分控制系統(tǒng)使用了JTAG技術(shù)，本文先介紹了JTAG控制技術(shù)在項(xiàng)目中的具體實(shí)現(xiàn)。
　　本文中的DFT技術(shù)，DFD技術(shù)和 JTAG技術(shù)都采用了靈活的可擴(kuò)展的結(jié)構(gòu)。這種結(jié)構(gòu)可以很好的服務(wù)于現(xiàn)在復(fù)雜的SOC設(shè)計(jì)，可以很好的兼容第三方 IP，同時(shí)也符合現(xiàn)今的