1、亂序超標(biāo)量處理器中廣泛存在的集總式結(jié)構(gòu)已嚴(yán)重限制微處理器性能的提升。EDGE(Explicit Data Graph Execution)作為應(yīng)對微處理器性能提升瓶頸的模型之一,從結(jié)構(gòu)模型中摒棄了超標(biāo)量中能耗大不易擴(kuò)展的集總式結(jié)構(gòu)。在分布式EDGE結(jié)構(gòu)中,指令映射到多個分片上同時執(zhí)行。分片之間操作數(shù)傳遞需要延時從而導(dǎo)致性能下降。指令映射算法通過仔細(xì)權(quán)衡程序的并行度和分片間通信延時來試圖消除分片后帶來的性能損失。
　　TRIPS微處

2、理器采用關(guān)鍵資源拓?fù)浣Y(jié)構(gòu)不對稱分布和靜態(tài)指令映射算法(SPDI,Static Placement Dynamic Issue)。這會導(dǎo)致ET(Execute Tile)上較大的負(fù)載不均衡和操作數(shù)網(wǎng)絡(luò)通信熱點,從而引起IPC下降。
　　本文在M5-EDGE模擬器中實現(xiàn)與TRIPS類似的EDGE結(jié)構(gòu),以此來研究指令動態(tài)Deep映射算法。在缺乏編譯器調(diào)度下,采用循環(huán)映射方式的Deep算法在發(fā)射寬度為1和2時IPC分別為SPDI的85％和

3、98.3%。針對RT(Register Tile)和DT(Data-cache Tile)的拓?fù)湮恢?對Deep映射進(jìn)行三種優(yōu)化:依照ET編號順序、“之”字形順序和計算甚塊全局通信跳步數(shù)之和來優(yōu)先選擇ET。在發(fā)射寬度為1時三種優(yōu)化與基本的Deep算法相比平均跳步分別減少2.63%、2.18%和4.70%,而IPC分別提升1.07%、1.21%和2.11%。這說明在Deep映射下優(yōu)化指令間通信跳步數(shù)能顯著提高IPC。
　　在Deep

4、映射算法中,90%以上的操作數(shù)通過操作數(shù)旁路來傳遞,大大減少操作數(shù)網(wǎng)絡(luò)的負(fù)載。在bypass寬度為2倍發(fā)射寬度時,本地的操作數(shù)傳遞延時幾乎下降為0。增加本地bypass寬度,能有效的減少操作數(shù)傳遞的延時。
　　將RT按編號分配到ET上,基本Deep映射算法的IPC提升1.77%。針對DT位置進(jìn)行優(yōu)化,優(yōu)先選擇靠近DT的ET和計算甚塊通信跳數(shù)之和選擇ET。這兩種優(yōu)化比基本Deep映射IPC分別提升1.17%和1.89%。將RT和DT