1、模數(shù)轉(zhuǎn)換器(ADC)實(shí)現(xiàn)了自然界模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換，使得用數(shù)字形式處理各種模擬信號(hào)成為可能。由于數(shù)字信號(hào)在處理、存儲(chǔ)和傳輸?shù)确矫婢哂歇?dú)到的優(yōu)勢(shì)，對(duì)高性能模數(shù)轉(zhuǎn)換器的研究也變得尤為必要。逐次逼近型（SAR）模數(shù)轉(zhuǎn)換器可以實(shí)現(xiàn)較高的分辨率（8～16位）和中等的轉(zhuǎn)換速度（小于5M），并具有功耗小成本低等特點(diǎn)，因此在一些領(lǐng)域中得到了廣泛的應(yīng)用，比如便攜式電子設(shè)備，生物醫(yī)學(xué)儀器，無線傳感網(wǎng)絡(luò)等領(lǐng)域。
　　本文的核心工作是實(shí)現(xiàn)一款帶有數(shù)

2、字校正功能的12位，125K采樣速率的逐次逼近模數(shù)轉(zhuǎn)換器。文章從研究ADC的基本原理展開，介紹了各種類型ADC的工作特點(diǎn)以及衡量ADC系統(tǒng)性能優(yōu)劣的一些參數(shù)。在分析了目前業(yè)界對(duì)SAR ADC電路的研究方向，并研究了一些已有電路結(jié)構(gòu)的基礎(chǔ)上，本文對(duì)SAR ADC電路內(nèi)部重要模塊，主DAC的結(jié)構(gòu)進(jìn)行了優(yōu)化，提出了一種電阻電容混合的三段式主DAC結(jié)構(gòu)，其中高5位和低4位采用電容陣列結(jié)構(gòu)的電荷按比例縮放子DAC，中間3位采用電阻串結(jié)構(gòu)的電壓按比

3、例縮放子DAC。與三段全電容結(jié)構(gòu)相比，這種結(jié)構(gòu)只引入了一個(gè)非單位電容值的縮放電容，減少了電容失配來源，且相對(duì)于兩段全電容結(jié)構(gòu)又大大減小了芯片面積。結(jié)合這種DAC自身的結(jié)構(gòu)，本文引入了對(duì)其高位電容失配進(jìn)行校正的算法，并對(duì)校正電路的誤差采樣、量化、運(yùn)算、存儲(chǔ)和校正等步驟的工作原理做了細(xì)致的分析。
　　本文基于0.18μm1P6M1.8V/3.3V工藝對(duì)SAR ADC系統(tǒng)的具體電路做了設(shè)計(jì)仿真。文中給出了系統(tǒng)內(nèi)部主要電路模塊的設(shè)計(jì)細(xì)節(jié)和

4、仿真結(jié)果。用預(yù)放大器加鎖存器的結(jié)構(gòu)實(shí)現(xiàn)了高速高精度比較器的電路設(shè)計(jì)，采用失調(diào)消除技術(shù)消除比較器的電壓失調(diào)；模擬電壓緩沖器采用折疊套筒加推挽輸出兩級(jí)結(jié)構(gòu)的放大器來實(shí)現(xiàn)，達(dá)到了高增益和驅(qū)動(dòng)大電容負(fù)載的目的。
　　最后，對(duì)本次設(shè)計(jì)的SAR ADC電路進(jìn)行了系統(tǒng)仿真。結(jié)果表明在125K采樣速率下系統(tǒng)能夠正常工作。系統(tǒng)的DNL小于0.3LSB。輸入信號(hào)頻率在9.2KHz情況下測(cè)得系統(tǒng)靜態(tài)工作電流為3.1mA，動(dòng)態(tài)仿真結(jié)果顯示SNR=75dB