1、高速高精度模數(shù)轉(zhuǎn)換器(ADC)是目前ADC設計的研究熱點,通常采用流水線型(Pipelined)結(jié)構(gòu)來實現(xiàn)。采樣保持電路是流水線型ADC中的關(guān)鍵模塊。它位于轉(zhuǎn)換器信號處理鏈的最前端,它的速度和分辨率決定了整個轉(zhuǎn)換器所能達到的最大轉(zhuǎn)換速度和最高分辨率。本文基于TSMC0.18μm CMOS混合信號標準工藝,研究和設計了一種應用于14位100MSPS的高速高精度流水線型.ADC的采樣保持電路。
　　 本論文主要研究和分析了流水線型模

2、數(shù)轉(zhuǎn)換器中采樣保持電路的相關(guān)設計技術(shù)。首先介紹了流水線型ADC的基本工作原理、采樣保持電路的基本數(shù)學理論和衡量其性能的主要指標。接著,詳細分析了采樣保持電路的電路結(jié)構(gòu)及其子電路(包括柵自舉開關(guān)電路、全差分運算放大器、共模反饋電路)的結(jié)構(gòu)。同時,分析了電路中的各種非理想因素對電路性能的影響,例如開關(guān)導通電阻的非線性、電荷注入效應、時鐘饋通效應、運放的不完整建立,等等。然后,從電路設計的角度提出了降低非理想因素影響、改善性能的實現(xiàn)技術(shù)。

3、r>　　 最后,建立數(shù)學模型,計算出14位100MSPS流水線ADC對采樣保持電路中各個子電路的性能要求,以此為依據(jù)設計了一種電容翻轉(zhuǎn)結(jié)構(gòu)的采樣保持電路,并在Cadence軟件平臺中對其進行了仿真驗證。在輸入信號為一個滿幅值為2Vpp、頻率為10.058MHz的正弦差分輸入信號時,對輸出電壓做1024個點的快速傅里葉變換(FFT),其輸出頻譜的仿真結(jié)果表明,無雜波動態(tài)范圍SFDR為103.5dB,滿足14位流水線ADC的設計要求,可以