1、時(shí)序抖動(dòng)的最重要成因是電源噪聲，電源完整性方面，已經(jīng)可以提交出一個(gè)穩(wěn)定的PDN以最大程度地降低電源噪聲。然而，由于封裝在高速系統(tǒng)中呈現(xiàn)出更大的電感性，幾乎不可能在設(shè)計(jì)PDN時(shí)將高速接口中的電源噪聲做到忽略不計(jì)。電源噪聲直接引起系統(tǒng)內(nèi)部時(shí)序源的抖動(dòng)，不同的電路組件表現(xiàn)出對(duì)電源噪聲不同的抖動(dòng)靈敏度。因此，在高速I(mǎi)/O接口的設(shè)計(jì)和優(yōu)化中，設(shè)法描繪芯片的電源噪聲靈敏度曲線，并據(jù)此指導(dǎo)PDN的設(shè)計(jì)十分有意義。
　　本文以改進(jìn)鎖相環(huán)的HSPI

2、CE電路模型為基礎(chǔ)，對(duì)其電源軌道引入不同頻率的噪聲，通過(guò)分析輸出信號(hào)的抖動(dòng)，驗(yàn)證了鎖相環(huán)的帶通濾波特性，同時(shí)，根據(jù)實(shí)驗(yàn)數(shù)據(jù)說(shuō)明了電源軌道上不同頻率噪聲互調(diào)存在，給出靈敏度曲線的測(cè)量方法，并繪制了文中鎖相環(huán)的靈敏度曲線，佐證了抖動(dòng)靈敏度這一概念，從而打破狹義電源完整性純粹追求低噪聲的設(shè)計(jì)思想，這對(duì)高速串行鏈路接口設(shè)計(jì)具有極大指導(dǎo)性意義。
　　文中給出通過(guò)以上理論和算法開(kāi)發(fā)的兩個(gè)工具軟件，靈敏度分析工具軟件和互調(diào)工具軟件，并將Cust