1、目前，隨著不斷提高的高性能計算機發(fā)展需求，單個片上集成的處理器核數(shù)量也在不斷提升。這時，高性能的互連就顯得特別的重要，而以銅線為基礎(chǔ)的傳統(tǒng)電互連方式已逐漸不適應片上多核網(wǎng)絡(luò)的發(fā)展。相比于電互連，光互連技術(shù)有幾近無限的帶寬，更低的時延特性，低功耗以及串擾小等特點，因而開始受到各大科研機構(gòu)的關(guān)注。
　　然而，片上光互連網(wǎng)絡(luò)設(shè)計尚處于一個不成熟的階段，各方面設(shè)計相關(guān)的EDA工具以及實驗平臺都不是很完善。本文針對當前片上光互連網(wǎng)絡(luò)設(shè)計資源

2、缺乏的現(xiàn)狀，提出了輔助片上光互連網(wǎng)絡(luò)設(shè)計的方案，即基于FPGA的光互連網(wǎng)絡(luò)實驗平臺。
　　該平臺是作為大型ASIC設(shè)計的原型機而提出的，可以減小系統(tǒng)前期開發(fā)的周期和成本。本文先是分析了用于底層傳輸高速通信協(xié)議Aurora，之后根據(jù)光互連網(wǎng)絡(luò)的概念和原理，在平臺上設(shè)計了光互連網(wǎng)絡(luò)所能用到的通用模塊，包括數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收檢測模塊、仲裁模塊、路由模塊、鏈路建立模塊以及數(shù)據(jù)觀察模塊，并對部分模塊進行了測試。
　　在已實現(xiàn)的光互