1、高速率的數(shù)據(jù)傳輸，是軟件無(wú)線(xiàn)電硬件平臺(tái)的核心功能之一，決定著上層無(wú)線(xiàn)通信協(xié)議的正常運(yùn)作。如何提高底層數(shù)據(jù)的傳輸速率是軟件無(wú)線(xiàn)電平臺(tái)設(shè)計(jì)時(shí)需要重點(diǎn)考慮的內(nèi)容，同時(shí)也是設(shè)計(jì)的難點(diǎn)。
　　然而，在以往的數(shù)據(jù)傳輸設(shè)計(jì)過(guò)程中，上層軟件開(kāi)發(fā)人員往往需要對(duì)GPP與DSP端的底層數(shù)據(jù)傳輸驅(qū)動(dòng)以及FPGA端的數(shù)據(jù)傳輸接口邏輯進(jìn)行設(shè)計(jì)，這樣就有如下弊端：
　　(1)加大了開(kāi)發(fā)難度，降低了開(kāi)發(fā)效率。當(dāng)采用不同類(lèi)型或架構(gòu)的芯片時(shí)，就需要重新設(shè)計(jì)驅(qū)動(dòng)

2、或邏輯接口，才能滿(mǎn)足新的應(yīng)用需求。
　　(2)降低了軟件的通用性，不利于軟件在不同平臺(tái)間的移植。為特定硬件平臺(tái)設(shè)計(jì)的軟件，難以移植到其它平臺(tái)。
　　(3)增加了各軟件模塊間的耦合度，不利于軟件調(diào)試。由于缺乏模塊化的設(shè)計(jì)思想，整個(gè)軟件設(shè)計(jì)為一體，在調(diào)試時(shí)不利于問(wèn)題的排查。
　　為此，本文引入處理器間通信(IPC)這一概念，以解決數(shù)據(jù)傳輸?shù)囊子眯耘c通用性問(wèn)題。IPC數(shù)據(jù)傳輸協(xié)議的應(yīng)用，簡(jiǎn)化了軟件無(wú)線(xiàn)電平臺(tái)中GPP與DSP、

3、GPP與FPGA之間的數(shù)據(jù)傳輸設(shè)計(jì)。本文具體研究?jī)?nèi)容包括以下幾方面：
　　第一，完成了Linux環(huán)境下的平臺(tái)底層鏈路驅(qū)動(dòng)。通過(guò)該驅(qū)動(dòng)，可以實(shí)現(xiàn)DSP與FPGA程序的加載，時(shí)鐘CLK、ADC、DAC的配置，以及簡(jiǎn)單的數(shù)據(jù)傳輸?shù)然A(chǔ)控制功能。
　　第二，研究了DMA高速數(shù)據(jù)傳輸關(guān)鍵技術(shù)。主要針對(duì)PLX公司的PCIe交換芯片集成DMA的驅(qū)動(dòng)進(jìn)行移植、改寫(xiě)和易用性封裝。這樣，在PCIe總線(xiàn)和DMA的協(xié)助下，使平臺(tái)具有了高速數(shù)據(jù)傳輸能

4、力。
　　第三，設(shè)計(jì)了IPC數(shù)據(jù)傳輸協(xié)議。該協(xié)議實(shí)質(zhì)是一個(gè)軟件抽象層，抽象了GPP與DSP、GPP與FPGA之間的數(shù)據(jù)傳輸通道，并提供給應(yīng)用程序統(tǒng)一的調(diào)用接口。如此就簡(jiǎn)化了上層軟件的開(kāi)發(fā)，提高了程序的通用性。
　　第四，測(cè)試了平臺(tái)鏈路驅(qū)動(dòng)與IPC協(xié)議的關(guān)鍵功能。經(jīng)測(cè)試，GPP與DSP間的數(shù)據(jù)讀、寫(xiě)速率分別可達(dá)65MB/s、205MB/s，GPP與FPGA間的數(shù)據(jù)讀、寫(xiě)速率分別可達(dá)358MB/s、386MB/s，基本達(dá)到了高速