1、本論文研究的主要目的是嘗試設(shè)計(jì)一高性能的控制平臺(tái)以適應(yīng)多電機(jī)控制的需求,同時(shí)也為驗(yàn)證控制算法及進(jìn)一步提高電流環(huán)采樣頻率提供實(shí)驗(yàn)平臺(tái)。本文以無(wú)刷直流電機(jī)(BLDC)為控制對(duì)象,以數(shù)字信號(hào)處理器芯片TMS320F2812、TMS320C6416和FPGA為核心控制單元,采用位置、速度及電流三閉環(huán)的控制策略,進(jìn)行了無(wú)刷直流電機(jī)伺服控制系統(tǒng)的軟、硬件設(shè)計(jì),并對(duì)設(shè)計(jì)中的一些關(guān)鍵環(huán)節(jié)進(jìn)行了理論研究和實(shí)踐探索。在系統(tǒng)的硬件設(shè)計(jì)中,FPGA處于各電路信

2、號(hào)交匯的中樞,通過(guò)HDL編程可以隨時(shí)改變或重新配置各信號(hào),方便更改設(shè)計(jì)及升級(jí),這是充分利用了FPGA的在線編程及動(dòng)態(tài)重構(gòu)的靈活能力。硬件設(shè)計(jì)還包括雙DSP通信設(shè)計(jì)、電源設(shè)計(jì)、ADC/DAC設(shè)計(jì)及其它外圍電路設(shè)計(jì)。在系統(tǒng)的軟件設(shè)計(jì)中,主要完成了位置、速度、電流三閉環(huán)PID控制策略,采用C語(yǔ)言編寫程序,整個(gè)控制軟件由主程序、保持子程序、在線燒寫子程序和中斷服務(wù)子程序所組成。主程序完成了DSP系統(tǒng)初始化;保持子程序主要完成引導(dǎo)、跟蹤和保持;在