1、堂翌奎蘭塑主蘭垡塑——～里重塑鹽蔓型堡墼塑塑魚矍塑堡墨笪塑堡生摘要基于片上系統(tǒng)(SoC)用硬件實現(xiàn)并行化計算是實現(xiàn)高性能處理器，尤其是嵌入式處理器的很好方法。但較之指令驅(qū)動處理器，完全硬件實現(xiàn)在提藏計算性能的同時也帶走了應用的靈活性?？芍貥?gòu)計算G《)體系結(jié)構(gòu)彌補了這個缺點，它通過對結(jié)構(gòu)固定的計算硬件進行配置完成特定的計算任務。RC體系結(jié)構(gòu)有細粒度和粗粒度之分，細粒度結(jié)構(gòu)的外圍處理能力普遍比較弱，粗粒度結(jié)構(gòu)的邏輯運算效率低。對此，貓乞f]

2、提出了一種新型可重構(gòu)計算體系結(jié)構(gòu)。采用該結(jié)構(gòu)的可重構(gòu)計算部件RCU作為SoC的一個IP，主要面向密碼和數(shù)字信號處理等領域的計算。其中可重構(gòu)計算單元陣列RCA完成高強度計算任務，數(shù)據(jù)耦合器DS作為其外圍局部控制器，用數(shù)據(jù)流控制RCA工作它受控于RCU數(shù)據(jù)計算控制器DCC。DS的控制功能包括對RCA計算數(shù)據(jù)的存儲、尋址與對外通信。分布式設計使DS成為存儲RCA計算數(shù)據(jù)的最佳地點。并在縮短存姥器物理訪闖路徑的同時也帶來了訪問的高帶寬，人火緩解

3、了傳統(tǒng)計算系統(tǒng)中存儲器訪問瓶頸問題。相鄰的地址生成器不僅便于計算數(shù)據(jù)的I／0控制，還高效支持常用運算所需數(shù)據(jù)尋址模式。采用基于參數(shù)化視頻尋址模型的地址生成器在具備高性能的同時也為RCA的應用擴展提供了余連。結(jié)合專用端口的DS設計饅異步工作的RCA能有效與同步工作的外圍器件進行數(shù)據(jù)通信。在設計思想上，DS的設計注重標準化、模塊化方法，從概念和結(jié)構(gòu)上提供了很好的獨立性、通用性和可擴充性。對Ds設計的Verilog行為級描述進行驗證證明了DS

4、設計的正確性。DS的設計體現(xiàn)了運算性能與結(jié)構(gòu)通用性綜合考慮的設計原則。DS的設計為RCA高速計算提供了有效支持，井將高速計算的RCA和外圍同步控制器件有機結(jié)合起來，達到了設計目標。關鍵詞：可重構(gòu)計算，體系結(jié)構(gòu)數(shù)據(jù)耦合，尋址模式，異步一同步數(shù)據(jù)通信堂堅丕堂堡主堂墮墼——一一旦重塑：!簦塑壁墊塑塑壘壁塑堡墨箜塑絲生1可重構(gòu)計算與體系結(jié)構(gòu)在社會信息化發(fā)展的要求下處理器特別是微處理器的應用越來越r’闊。從高端科學計算到低端Ic卡，從工業(yè)控制到日

5、常生活，無處不見處理芯片的身影。這種應用促使處理器技術(shù)向高性能、小體積、低功耗的方向發(fā)展。在這種進展中，處理器的制造工藝起了巨大作用。作為集成電路產(chǎn)業(yè)的基礎，半導體工藝的最小特征尺寸已由亞微米向深亞微米、納米級發(fā)展。這使得芯片集成度極大提高，體積大大減小，價格也隨之下降。在這種集成度持續(xù)提高的過程中，產(chǎn)生了片上系統(tǒng)(SystemonaChip，SoC)技術(shù)，它將一個較為完整的計算系統(tǒng)合成在一個芯片上，在減少設備間通信時間的同時也大大減小

6、了系統(tǒng)的體積。另外在計算技術(shù)方面，計算體系結(jié)構(gòu)不斷采用諸多新投術(shù)，如超線程和多核技術(shù)將計算J作并行化。提高時鐘頻率加快處理速度，64位字長操作將處理的容量提高，增大CACHE容量以減少對低速存儲設備的訪闖。但和硬件的發(fā)展速度相比。計算技術(shù)的發(fā)展速度卻顯撂落后(如圖l所示)IlJ：微處理器和數(shù)字信號處理器(曲線2)的性能增長遠低于Moore定律體現(xiàn)出的硬件性能增長(曲線】)，另外根據(jù)Shannon定律(曲線3)，對計算的需求增長速度又比M

7、oore曲線增長速度要更高，要消除這種增速的差距，計算性能釣挖掘顯得更為重要。圖1計算技術(shù)與硬件技術(shù)性能增長比較‘分析F來處理器洼能提高的拔術(shù)方向集中在以F兒個方面；●計算并行化。并行計算的方法有處理器內(nèi)部指令流水(Pipeline)、指令級并行fInstruction—LevelParallelism。ILP)、線程級井g了=(Thread—LevelParallelism，TLP)II多處理器(MultiProcessors)體系結(jié)

8、構(gòu)等。流水、ILP和TLP通過軟件或硬件方法，靜態(tài)或動態(tài)地利用單處理器的內(nèi)部計算潛力。經(jīng)過十幾年的研究，這些方法已充分運用在了當今的處理器中。在處理器內(nèi)資源得到深入開發(fā)的同時，對多個處理器資源通過互連通道協(xié)同工作的研究也在開展。隨著在軟件方面取得穩(wěn)步進展，并行多處理器結(jié)構(gòu)正逐漸得以廣泛使用，尤其是在服務器和嵌入式系統(tǒng)市場上“’。計算埂件化，一般請況F，入部分任務都是可以單獨通過軟件或硬件來實現(xiàn)鏹u軟件方法是使用通用硬件(如CPU)以指令