已閱讀1頁，還剩62頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領
文檔簡介
1、隨著電子電路的制造工藝和設計的迅速發(fā)展,數(shù)字電路的集成度與復雜度越來越高,可測性設計(Design For Testability,DFT)成為解決當前數(shù)字電路測試問題的主要手段。內(nèi)建自測試(Built-In Self-Test,BIST)由于具有自測試和全速測試的優(yōu)點成為一種主要的 DFT技術(shù)。通過電路劃分可以改善數(shù)字電路的可測性,為了縮短劃分測試的時間,必須進行測試調(diào)度。
本文首先針對大規(guī)模數(shù)字集成電路測試所面臨的困難,在
2、大規(guī)模數(shù)字集成電路劃分測試的基礎上,研究一種基于時鐘的可重構(gòu)BIST。通過該可重構(gòu)BIST可以對劃分后的多個不同電路模塊進行測試。完成了對可重構(gòu)BIST結(jié)構(gòu)各模塊的功能仿真,并進行了綜合仿真驗證。然后,對有可重構(gòu)BIST的大規(guī)模數(shù)字集成電路劃分成多個電路模塊的并行測試,在考慮測試功耗、測試資源沖突的情況下建立了測試調(diào)度模型并進行了算法設計,采用遺傳算法選出最終的測試調(diào)度方案。
驗證結(jié)果表明,基于時鐘可重構(gòu)BIST設計可以對多個
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)字電路內(nèi)建自測試方法的研究.pdf
- NoC系統(tǒng)的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 數(shù)字電路的多種子內(nèi)建自測試及測試復用研究.pdf
- 低功耗內(nèi)建自測試（BIST）設計技術(shù)的研究.pdf
- 加權(quán)內(nèi)建自測試(BIST)設計中的多目標優(yōu)化技術(shù)研究.pdf
- 基于多目標進化算法的內(nèi)建自測試(BIST)測試生成技術(shù)研究.pdf
- 基于進化算法的低功耗內(nèi)建自測試(BIST)技術(shù)研究.pdf
- SoC中內(nèi)建自測試設計技術(shù)研究.pdf
- 混合信號電路故障診斷的內(nèi)建自測試（BIST）方法研究.pdf
- 超大規(guī)模集成電路的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 系統(tǒng)芯片（SOC）測試結(jié)構(gòu)與內(nèi)建自測試技術(shù)研究.pdf
- SATA內(nèi)建自測試的電路設計與實現(xiàn).pdf
- 低測試成本的確定性內(nèi)建自測試(BIST)的研究.pdf
- 數(shù)據(jù)采集系統(tǒng)的內(nèi)建自測試技術(shù)研究.pdf
- 電子系統(tǒng)內(nèi)建自測試技術(shù)研究.pdf
- 集成電路低功耗內(nèi)建自測試技術(shù)的研究.pdf
- SoC存儲器內(nèi)建自測試技術(shù)研究.pdf
- 確定性邏輯內(nèi)建自測試技術(shù)研究.pdf
- 基于多目標進化算法的低功耗內(nèi)建自測試(BIST)設計.pdf
- 基于多掃描電路的內(nèi)建自測試方法研究.pdf
評論
0/150
提交評論