![](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/16/15/faf535da-6837-4f26-a8f8-a31c794efd68/faf535da-6837-4f26-a8f8-a31c794efd68pic.jpg)
![高性能雙端口嵌入式存儲器的研究與設(shè)計.pdf_第1頁](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/16/15/faf535da-6837-4f26-a8f8-a31c794efd68/faf535da-6837-4f26-a8f8-a31c794efd681.gif)
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、高性能嵌入式存儲器是現(xiàn)代數(shù)字信號處理器(DSP)的重要部件之一,特別隨著DSP芯片設(shè)計的SOC化,其容量的大小、工作頻率的高低直接影響到系統(tǒng)對數(shù)據(jù)處理的速度和吞吐量。本文首先介紹了一些常見的嵌入式存儲器,然后將其中在DSP芯片設(shè)計中最常見的兩種嵌入式存儲器SRAM和DRAM相互比較,并詳盡的研究了SRAM存儲器。SRAM存儲器采用的是SRAM存儲單元,具有讀寫速度快、可制造性高等優(yōu)點,其電路結(jié)構(gòu)通常分為存儲矩陣、地址譯碼器和讀/寫控制電
2、路三部分。 ZKLC-0201是一種高性能的32位數(shù)字信號處理器(DSP),內(nèi)部有雙端口SRAM和I/O外設(shè),這些外設(shè)受專門的I/O總線支持,從而形成了一個完整的片上系統(tǒng)。利用片內(nèi)的指令緩沖,處理器執(zhí)行指令的時間可以是一個單周期。ZKLC-0201結(jié)合了一個性能優(yōu)良的浮點DSP核以及豐富的片上功能,這些功能有主機(jī)接口、DMA控制器、串口、鏈路口以及可用于多處理機(jī)系統(tǒng)的總線連接方式。ZKLC-0201的超級哈佛結(jié)構(gòu):一個縱橫式的總
3、線(CrossbarBus)交換機(jī)將一個數(shù)字處理器(NumericProcessor)核與一個獨立的I/O處理器(I/OProcessor)、雙口(Dual-Potted)存儲器(Memory)、并行的系統(tǒng)總線(ParallelSystemBus)等連接起來。 ZKLC-0201中的雙端口嵌入式存儲器是一個應(yīng)用于高性能DSP處理器中的SRAM存儲器,支持對16比特、32比特、40比特和48比特4種不同長度數(shù)據(jù)的存取。 本
4、文首先從系統(tǒng)設(shè)計、體系結(jié)構(gòu)和其所需要達(dá)到的性能指標(biāo)進(jìn)行分析上對雙端口嵌入式存儲器進(jìn)行分析;然后,從電路結(jié)構(gòu)上將其分為存儲陣列、讀寫電路、數(shù)據(jù)通路及其控制電路、地址譯碼和冗余控制五部分,并逐一進(jìn)行分析和設(shè)計,并對雙端口實現(xiàn)、接口設(shè)計、時序設(shè)計、電路結(jié)構(gòu)設(shè)計、存儲器測試設(shè)計均作了詳細(xì)的介紹。 嵌入式存儲器IP軟核設(shè)計的主要作用在于驗證系統(tǒng)設(shè)計,并為工程中心下一步的設(shè)計仿真工作進(jìn)行準(zhǔn)備,設(shè)計上采用混合設(shè)計的描述方法,并對設(shè)計的存儲器I
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 嵌入式存儲器編譯器設(shè)計.pdf
- FPGA中嵌入式塊存儲器的設(shè)計.pdf
- 嵌入式存儲器的測試方法研究與實現(xiàn).pdf
- 嵌入式CPU存儲器管理的實現(xiàn).pdf
- 32位高性能嵌入式微處理器中高速緩沖存儲器的設(shè)計與研究.pdf
- 嵌入式存儲器在線容錯技術(shù)研究.pdf
- 嵌入式存儲器測試算法的研究與實現(xiàn).pdf
- 180納米工藝嵌入式每單元存儲雙比特數(shù)據(jù)的閃存程序存儲器設(shè)計.pdf
- 嵌入式隨機(jī)存儲器測試研究及仿真.pdf
- 新型嵌入式存儲器內(nèi)的重要模塊研究.pdf
- 嵌入式存儲器內(nèi)建自修復(fù)技術(shù)研究.pdf
- SoC中嵌入式存儲器的可測試性設(shè)計研究.pdf
- 基于BIST的嵌入式存儲器可測性設(shè)計研究.pdf
- 基于增益單元的抗輻射嵌入式存儲器研究.pdf
- 嵌入式MCU芯片中外部存儲器接口設(shè)計.pdf
- 嵌入式存儲器內(nèi)建自測試與內(nèi)建自修復(fù)的研究與設(shè)計.pdf
- 高速多端口共享存儲器的研究與設(shè)計.pdf
- FPGA用可重構(gòu)嵌入式SRAM存儲器設(shè)計技術(shù).pdf
- 高性能嵌入式同步SRAM的研究與設(shè)計.pdf
- 基于BIST的嵌入式存儲器可測性設(shè)計算法研究.pdf
評論
0/150
提交評論