1、隨著社會(huì)的不斷發(fā)展，現(xiàn)在的計(jì)算機(jī)系統(tǒng)需要處理的數(shù)據(jù)量越來(lái)越大，這使得傳統(tǒng)的CPU系統(tǒng)已不能滿(mǎn)足應(yīng)用的要求。雖然當(dāng)前主流的多核處理器能夠在單芯片上集成很多核，將來(lái)數(shù)量還會(huì)繼續(xù)增加，但是由于其通用性設(shè)計(jì)的要求，這種方法也難以滿(mǎn)足計(jì)算密集型應(yīng)用的高性能計(jì)算要求。ASlC(專(zhuān)用集成電路)能夠極大地提高運(yùn)算速度，將其集成到處理器中能夠提高處理器對(duì)特定應(yīng)用的處理速度，但是，這種方法對(duì)特定應(yīng)用以外的應(yīng)用卻無(wú)法起到加速作用，缺乏靈活性。
　　作為

2、專(zhuān)用集成電路領(lǐng)域的一種半定制電路，F(xiàn)PGA(Field-Programmable GateArray:現(xiàn)場(chǎng)可編程門(mén)陣列)既克服了ASIC靈活性不足以及其他可編程器件門(mén)電路數(shù)少的缺點(diǎn)，又保持了硬件應(yīng)有的高效能優(yōu)點(diǎn)。隨著生產(chǎn)工藝的進(jìn)步，F(xiàn)PGA在數(shù)字電路設(shè)計(jì)領(lǐng)域逐步從輔助部件到了核心處理器，而基于SRAM的FPGA的出現(xiàn)則標(biāo)志著可重構(gòu)計(jì)算系統(tǒng)的到來(lái)?？芍貥?gòu)計(jì)算系統(tǒng)一般由通用處理器和可重構(gòu)處理單元(通常為FPGA)兩部分組成。可重構(gòu)計(jì)算系統(tǒng)可

3、以既在計(jì)算速度方面遠(yuǎn)高于通用處理器又能保持遠(yuǎn)高于ASIC的靈活性，并且硬件可重構(gòu)技術(shù)在動(dòng)態(tài)局部可重構(gòu)，多配置上下文結(jié)構(gòu)等方面的發(fā)展也為其帶來(lái)了更高的靈活性和實(shí)用性。
　　由于兼具軟件的靈活性和硬件的高效能，可重構(gòu)計(jì)算無(wú)論是在高性能計(jì)算領(lǐng)域還是嵌入式智能終端領(lǐng)域都扮演著日益重要的角色。與軟件不同的是，在可重構(gòu)計(jì)算過(guò)程中會(huì)產(chǎn)生額外的重構(gòu)過(guò)程，而這個(gè)重構(gòu)過(guò)程會(huì)帶來(lái)額外的時(shí)間和能耗的消耗，這使得可重構(gòu)計(jì)算系統(tǒng)的任務(wù)調(diào)度和基于CPU的軟件調(diào)

4、度有著不同的特點(diǎn)。因此，如何在基于FPGA和CPU的異構(gòu)系統(tǒng)中，如何進(jìn)行高效的任務(wù)調(diào)度顯得尤為重要。相關(guān)文獻(xiàn)表明，目前針對(duì)這一問(wèn)題的研究集中在時(shí)間優(yōu)化上，為此本文提出了一種既能進(jìn)行時(shí)間優(yōu)化又能進(jìn)行能耗優(yōu)化的算法即TEO(Time andEnergy Optimization)算法。在該算法中，通過(guò)合理設(shè)置不同的參數(shù)，可以控制調(diào)度過(guò)程，改變調(diào)度結(jié)果，這也增加了該算法的靈活性。
　　實(shí)驗(yàn)結(jié)果顯示，TEO算法在能耗減少22.1％的情況下