1、外空間環(huán)境中高能粒子和電磁輻射可以對(duì)集成電路芯片內(nèi)部電路的工作狀態(tài)帶來(lái)很大的干擾，引起電路以及系統(tǒng)的軟錯(cuò)誤。即使在地面環(huán)境下，這類環(huán)境所帶來(lái)的軟錯(cuò)誤也會(huì)對(duì)電子系統(tǒng)的正常工作帶來(lái)不確定的隱患，降低電子系統(tǒng)的可靠性。不同的器件構(gòu)造和電路形式對(duì)于這類由帶電粒子所造成的軟錯(cuò)誤敏感度都有所不同，基于SRAM的可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)對(duì)于帶電粒子的輻射相對(duì)更為敏感，尤其是近年來(lái)集成電路芯片

2、制造工藝進(jìn)入到65納米以下，電路的工作電壓進(jìn)一步降低使得電路在輻射環(huán)境下的可靠性問(wèn)題變得更為重要。
　　為了提高FPGA的可靠性，合理的評(píng)估測(cè)試平臺(tái)及可靠性設(shè)計(jì)算法是關(guān)鍵技術(shù)。本文從研究SEU的成因出發(fā)，研究業(yè)內(nèi)常用的容錯(cuò)設(shè)計(jì)及測(cè)試方法。在此基礎(chǔ)上開發(fā)SEU注入工具，搭建可靠性測(cè)試平臺(tái)并對(duì)典型電路進(jìn)行錯(cuò)誤注入測(cè)試來(lái)研究FPGA的可靠性影響因素和測(cè)試方法。
　　首先，本文對(duì)課題的研究背景與意義作簡(jiǎn)單闡述，并介紹了集成電路的輻射

3、效應(yīng)、SEU的分類及減緩技術(shù)的各種實(shí)現(xiàn)方法。
　　隨后，本文詳細(xì)闡述了FPGA單粒子翻轉(zhuǎn)的評(píng)估技術(shù)，從FPGA可靠性的評(píng)估指標(biāo)出發(fā)，介紹現(xiàn)場(chǎng)輻射實(shí)驗(yàn)、模型分析方法、故障注入方法等可靠性的評(píng)估方法。
　　在FPGA的可靠性評(píng)估方法中，故障注入法的使用最為廣泛，其又可以細(xì)分為基于硬件的故障注入、基于軟件的故障注入和仿真故障注入。對(duì)于大型復(fù)雜電路，軟件仿真是重要的研究手段。本文選用開源的OpenRISC系處理器作為處理器容錯(cuò)設(shè)計(jì)的

4、研究對(duì)象，邏輯糾錯(cuò)設(shè)計(jì)在OR1200上進(jìn)行，對(duì)易受到電磁輻射攻擊發(fā)生軟錯(cuò)誤的寄存器部位進(jìn)行TMR容錯(cuò)設(shè)計(jì)。并且，開發(fā)基于軟件的SEU錯(cuò)誤注入平臺(tái)，利用其對(duì)容錯(cuò)模塊進(jìn)行自動(dòng)化測(cè)試。實(shí)驗(yàn)結(jié)果表明基于軟件的SEU錯(cuò)誤注入平臺(tái)效率較高，對(duì)復(fù)雜電路可以進(jìn)行快速的測(cè)試分析。TMR容錯(cuò)效果較好，達(dá)到預(yù)期設(shè)想結(jié)果，基于軟件的錯(cuò)誤注入測(cè)試平臺(tái)具有良好的測(cè)試效率。
　　將測(cè)試評(píng)估平臺(tái)與FPGA電路結(jié)構(gòu)的信息相結(jié)合，可以對(duì)軟錯(cuò)誤的性質(zhì)進(jìn)行更深一層次的研