![](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/14/18/c551aa5a-03f6-43dc-b4f8-f10422160cda/c551aa5a-03f6-43dc-b4f8-f10422160cdapic.jpg)
![有符號數(shù)加法器和基于蘊涵關系的電路可靠性研究.pdf_第1頁](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/14/18/c551aa5a-03f6-43dc-b4f8-f10422160cda/c551aa5a-03f6-43dc-b4f8-f10422160cda1.gif)
已閱讀1頁,還剩79頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、隨著數(shù)字系統(tǒng)的廣泛使用以及其急劇提升的復雜度,系統(tǒng)運行的可靠性逐漸引起人們的關注。在用戶使用過程中,隨著時間的推移,芯片在各種環(huán)境和使用條件下容易出現(xiàn)失效。提高使用中的電路可靠性的重要措施是使電路具有及時在線檢錯能力,從而為停機修復或者在線糾錯提供依據(jù)。本文研究的是電路投入使用直至失效這段時間內的可靠性。
本文對如何提高電路的可靠性進行了相關研究,包括二進制有符號數(shù)加法器的容錯結構設計與如何利用電路中節(jié)點間的蘊涵關系實現(xiàn)在線故
2、障檢測兩個方面,具體工作如下:
首先,本文提出了一種二進制有符號數(shù)加法器的容錯結構。在已有的有符號數(shù)加法器檢錯結構的基礎上,設計實現(xiàn)了一種在線故障檢測、定位、糾錯的容錯結構。該加法器在故障發(fā)生時,能對故障進行診斷,針對不同故障類型采取不同恢復措施。實驗結果表明,本文所提出的容錯結構具有一定的硬件和時延開銷,但隨著操作數(shù)位數(shù)增大,面積增加相對于無冗余的有符號數(shù)加法器穩(wěn)定在120%左右,時延增加穩(wěn)定在56%左右,不再隨操作數(shù)位數(shù)增
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 加法器電路的設計
- 基于adiabatic電路的低功耗加法器設計.pdf
- 加法器課程設計---數(shù)字加法顯示電路
- 基于加法器的PFC電路的仿真與設計.pdf
- 加法器課程設計---數(shù)字加法顯示電路
- 3.2.5 加法器
- 基于與非門的加法器設計
- 一種高速加法器-前置進位加法器研究與設計.pdf
- 并行反饋進位加法器研究.pdf
- 基于宏單元異步加法器的研究與設計.pdf
- 基于加法器的全數(shù)字守時系統(tǒng)研究.pdf
- 設計高性能浮點加法器.pdf
- 浮點數(shù)加法器的設計
- 課程設計---模7加法器
- LS_RISC中加法器的研究.pdf
- 課程設計---可控加法器的設計
- 快速浮點加法器的優(yōu)化設計.pdf
- 位超前進位加法器設計
- cmos加法器設計畢業(yè)設計
- 數(shù)字邏輯課程設計---全加器的多位加法器電路系統(tǒng)
評論
0/150
提交評論