![](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/16/15/cedea416-dc8e-4f3b-b548-431309852719/cedea416-dc8e-4f3b-b548-431309852719pic.jpg)
![USB設(shè)備控制器IP的研究與ASIC設(shè)計(jì).pdf_第1頁(yè)](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/16/15/cedea416-dc8e-4f3b-b548-431309852719/cedea416-dc8e-4f3b-b548-4313098527191.gif)
版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、電子科技大學(xué)碩士學(xué)位論文USB設(shè)備控制器IP的研究與ASIC設(shè)計(jì)姓名:雍尚剛申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):微電子與固體電子學(xué)指導(dǎo)教師:鄧龍江20050123ABSTRACTUniversalSerialBus(USB)isanewgenerationPC’Sindustrystalxiard,itdescribiesthebusatUibutestypesoftmmacitionsbusmanagementetcandhasbeenappli
2、edPC’SexternalperipheralsinterfacewidelyInthefollowingyearsitscomplementaryprotocolUSBOnTheGowouldapplyconsumedperipheralsquicklyDuringtheanalysisofUSBIxandUSB2Osprinciplecommunicationspecificationsystemarchitecturetypes
3、oftransacitiomanddataflowmodethispaperdesignsaUSBI1fimctioncontrollerIPcorewhichhasbeencodedbyverilogHDLandhasaspecialarchitectureAfterthearchitecturemodebeenestablishedithasbeensimulatedandFPGAvalidatedsuccessfullyThenb
4、asedonMalaysianARTISAN5metal025umstandardcelllibraryIdesignedacorrespondedhardCOleandexplaineddesigndetailssuchassynthesisprinciplesplaceandroutestepselocktreegeneratedtechniqueetcAtlastthedesignpassedDRCandLVStestandtap
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- USB設(shè)備控制器IP核研究.pdf
- USB設(shè)備控制器IP軟核設(shè)計(jì)研究.pdf
- usb2.0設(shè)備控制器的ip核設(shè)計(jì)
- usb2.0設(shè)備控制器ip核設(shè)計(jì)與驗(yàn)證
- 全速USB設(shè)備控制器接口IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- usb2.0設(shè)備控制器ip軟核設(shè)計(jì)
- usb2.0主機(jī)控制器asic設(shè)計(jì)
- usb2.0設(shè)備控制器ip核的設(shè)計(jì)與fpga驗(yàn)證
- USB主機(jī)控制器IP核的研究與設(shè)計(jì).pdf
- usb2.0主機(jī)設(shè)備控制器ip設(shè)計(jì)和otg研究
- USB設(shè)備控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 面向SoC的USB控制器IP核設(shè)計(jì).pdf
- usb3.0設(shè)備控制器ip核in端點(diǎn)的功能驗(yàn)證
- usb2.0ip核的主控制器設(shè)計(jì)
- usb1.1otg控制器ip核的設(shè)計(jì)
- usb3.0設(shè)備控制器ip核控制端點(diǎn)的rtl功能驗(yàn)證
- usb0主機(jī)控制器ip核的設(shè)計(jì)
- usb2.0設(shè)備控制器的設(shè)計(jì)與驗(yàn)證
- usb2.0控制器的ip核驗(yàn)證
- USB設(shè)備控制器的硬件電路設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論