ASIP體系結(jié)構(gòu)描述、仿真和形式化驗(yàn)證方法研究.pdf_第1頁
已閱讀1頁,還剩82頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、ASIP(Application Specific Instruction-set Processor)是針對特定應(yīng)用領(lǐng)域而設(shè)計的專用指令集處理器,它兼具ASIC(Application Specific Integrated Circuit)的高性能和GPP(General Purpose Processor)的靈活性,在嵌入式領(lǐng)域有著廣泛的應(yīng)用前景。 但是目前還沒有十分成熟通用的ASIP設(shè)計開發(fā)工具,這使得ASIP的開發(fā)只能

2、由經(jīng)驗(yàn)豐富的專家完成。ASIP設(shè)計方法學(xué)因此成為了目前的研究熱點(diǎn),主要的研究方向有:體系結(jié)構(gòu)描述、編譯器和仿真器自動生成、體系結(jié)構(gòu)設(shè)計空間搜索、體系結(jié)構(gòu)正確性驗(yàn)證等。 本文針對ASIP設(shè)計方法學(xué)進(jìn)行研究,主要工作和貢獻(xiàn)如下: (1)ADL(體系結(jié)構(gòu)描述語言,Architecture Description Language)的設(shè)計本文在分析多種現(xiàn)有的ADL優(yōu)缺點(diǎn)的基礎(chǔ)上,結(jié)合本實(shí)驗(yàn)室在ADL領(lǐng)域已有的研究經(jīng)驗(yàn),提出并規(guī)范

3、化定義了一種基于微體系結(jié)構(gòu)模板的體系結(jié)構(gòu)描述語言mtADL(micro-architecture template ADL)。mtADL為嵌入式領(lǐng)域最常見的2種體系微體系結(jié)構(gòu)(簡單流水線和動態(tài)調(diào)度流水線)提供了模板。用戶選定并配置好微結(jié)構(gòu)模板后,可以完全定制指令集。并且在定制指令集時,用戶可以把精力集中在指令的功能上,而不需要處理各種復(fù)雜的微體系結(jié)構(gòu)特性。這樣既保留了ASIP的大部分靈活性,又極大地提高了開發(fā)速度。 (2)ASI

4、P仿真器自動生成仿真器是ASIP開發(fā)中的重要工具。本文介紹了根據(jù)mtADL的描述自動生成ASIP功能仿真器和周期精確仿真器的算法。 (3)形式化驗(yàn)證本文使用基于模型檢驗(yàn)(model checking)的方法形式化地驗(yàn)證處理器流水線控制邏輯的正確性,特別是流水線是否支持精確中斷。我們使用有限狀態(tài)機(jī)(FSM,F(xiàn)inite State Machine)對流水線控制邏輯進(jìn)行建模,使用時序邏輯(Temporal Logic)公式來描述包括

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論