1、流水線ADC具有功耗低、芯片面積小的優(yōu)點而成為現(xiàn)今高速ADC的主流選擇之一。采樣保持(S/H)電路通常作為流水線ADC的前端電路，主要作用是為了使信號在采樣時不發(fā)生偏斜，采樣保持電路是流水線ADC最重要的模塊之一，它的速度和精度直接影響整個系統(tǒng)的性能。本論文基于SMIC0.35um3.3V工藝，設計了一款應用于14位100MS/s流水線ADC的采樣保持電路。
　　 論文討論了流水線ADC的結構和采樣保持電路的基本理論，分析了采樣

2、保持電路在采樣模式和保持模式下的誤差來源，并給出了解決方法。為了選擇一款適合于本設計的運算放大器，論文還分析了幾種不同結構的運算放大器。根據(jù)流水線ADC的指標要求設計了一款電容翻轉式結構的采樣保持電路，該電路包含增益增強型運算放大器、柵壓自舉開關和時鐘產生電路等幾個模塊。
　　 論文采用Cadence Spectre仿真器對所設計的采樣保持電路進行仿真，并將輸出結果導入Matlab做快速傅里葉變換(FFT)。結果顯示：在采樣頻率