1、隨著存儲(chǔ)需求的增加及存儲(chǔ)應(yīng)用日益復(fù)雜，以塊為基礎(chǔ)的存儲(chǔ)接口已限制了存儲(chǔ)系統(tǒng)的發(fā)展，以對(duì)象為基礎(chǔ)的存儲(chǔ)接口應(yīng)運(yùn)而生。對(duì)象級(jí)接口是塊級(jí)接口和文件級(jí)接口的完美結(jié)合，具有安全性、跨平臺(tái)操作性、高性能和智能化的特點(diǎn)，但是對(duì)象級(jí)接口智能化的管理和復(fù)雜存儲(chǔ)協(xié)議的解析使對(duì)象存儲(chǔ)控制器的負(fù)荷加重，為了提高對(duì)象存儲(chǔ)系統(tǒng)的性能，對(duì)對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì)進(jìn)行了研究。 采用Xscale微架構(gòu)處理器和交換式架構(gòu)實(shí)現(xiàn)對(duì)象存儲(chǔ)控制器。Xscale微架構(gòu)處理器

2、是一種RISC（Reduced Instruction Set Computer）型微處理器，具有結(jié)構(gòu)簡(jiǎn)單、處理速度快、處理功能強(qiáng)和低功耗等優(yōu)點(diǎn)，非常符合對(duì)象存儲(chǔ)控制器的要求。而交換式架構(gòu)解決了I/O總線的瓶頸，實(shí)現(xiàn)并行I/O，同時(shí)交換式芯片集成多種接口以節(jié)省PCB（Printed Circuit Board）板的空間，簡(jiǎn)化設(shè)計(jì)。對(duì)象存儲(chǔ)控制器的處理器模塊、內(nèi)存模塊和Flash模塊組成最小系統(tǒng)，是對(duì)象存儲(chǔ)控制器的核心，而時(shí)鐘模塊、電源模

3、塊和電源監(jiān)控模塊的正確設(shè)計(jì)是實(shí)現(xiàn)最小系統(tǒng)正常工作的必備條件。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號(hào)的工作頻率也越來越高，硬件設(shè)計(jì)時(shí)需考慮高速電路的傳輸線效應(yīng)和信號(hào)完整性。對(duì)象存儲(chǔ)控制器屬于高速電路的范疇，PCB實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面解決了信號(hào)完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行信號(hào)完