1、隨著雷達(dá)對(duì)抗技術(shù)的發(fā)展，雷達(dá)面臨目標(biāo)環(huán)境和電磁環(huán)境日益嚴(yán)峻的挑戰(zhàn)。為應(yīng)對(duì)日益嚴(yán)峻的電子對(duì)抗環(huán)境，雷達(dá)必須具有高精度、多功能、多目標(biāo)探測(cè)、抗干擾、多種自適應(yīng)和目標(biāo)識(shí)別的能力。提高這些性能的方法之一就是使用陣列雷達(dá)。隨著現(xiàn)代數(shù)字理論的成熟、VLSI技術(shù)的高速發(fā)展，寬帶數(shù)字陣接收機(jī)實(shí)現(xiàn)寬帶數(shù)字陣列雷達(dá)成為可能。
　　 本文以某寬帶數(shù)字陣?yán)走_(dá)T/R組件為研究?jī)?nèi)容，討論了數(shù)字陣列雷達(dá)理論和寬帶數(shù)字陣接收機(jī)相關(guān)理論，分析了寬帶數(shù)字下變頻工作

2、原理，設(shè)計(jì)了一種基于CORDIC算法的多相結(jié)構(gòu)來實(shí)現(xiàn)數(shù)字下變頻方案，完成了數(shù)字接收機(jī)與DBF板卡的光纖鏈路搭建，實(shí)現(xiàn)了基于ADC&FPGA的硬件設(shè)計(jì)與軟件設(shè)計(jì)，對(duì)軟硬件設(shè)計(jì)進(jìn)行了調(diào)試工作，驗(yàn)證了接收機(jī)方案的可行性與穩(wěn)定性。
　　 本文的主要工作如下：
　　 1.設(shè)計(jì)并實(shí)現(xiàn)ADC射頻帶通采樣。
　　 2.設(shè)計(jì)并實(shí)現(xiàn)基于CORIDC算法多相結(jié)構(gòu)的數(shù)字下變頻方案。
　　 3.設(shè)計(jì)并實(shí)現(xiàn)高速數(shù)據(jù)數(shù)字延時(shí)、數(shù)字移相