1、本文針對(duì)3G接收機(jī)用ADC的系統(tǒng)要求，考慮MDAC模塊對(duì)系統(tǒng)的影響，分析研究了CFCS(即交換反饋電容開關(guān))技術(shù)，并結(jié)合CFCS技術(shù)與電容逐級(jí)遞縮技術(shù)設(shè)計(jì)了MDAC模塊電路。
　　針對(duì)高精度要求，采用CFCS技術(shù)，根據(jù)不同的溫度碼輸入，選擇不同的電容作為余量放大器工作在放大階段時(shí)的反饋電容，降低了對(duì)電容匹配精度的要求，提高了系統(tǒng)線性度。
　　針對(duì)高速的要求，采用折疊式增益提升運(yùn)放作為MDAC的余量放大器，其中主運(yùn)放采用開關(guān)電

2、容共模反饋電路，而兩個(gè)附加運(yùn)放采用連續(xù)時(shí)間型共模反饋電路，以穩(wěn)定運(yùn)放直流工作點(diǎn)并保證電路的穩(wěn)定。余量放大器的高增益和高增益帶寬積保證了MDAC快速的建立特性。
　　基于 TSMC0.35μm/3.3V硅 CMOS工藝模型，在 Cadence環(huán)境下，對(duì)各級(jí)MDAC進(jìn)行了模擬仿真。結(jié)果表明，首級(jí)MDAC中的運(yùn)放直流增益為102dB，增益帶寬積為1.01GHz，相位裕度為64o，功耗為36mW；首級(jí) MDAC建立精度為499.8mV，轉(zhuǎn)