基于FPGA的可定制片上系統(tǒng)研究平臺的設(shè)計與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩90頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、計算機(jī)體系結(jié)構(gòu)領(lǐng)域的研究，往往由于可視化程度不足、調(diào)試方法簡陋、硬件流片成本高昂等原因而困難重重。直到時鐘級的系統(tǒng)模擬器如Gem5，以及可編程硬件結(jié)構(gòu)如FPGA的出現(xiàn)，帶來了全新的曙光。
　　本文介紹了一個在FPGA之上設(shè)計實(shí)現(xiàn)的小而精的片上系統(tǒng)，該系統(tǒng)具有模塊化、可定制、易于移植、擴(kuò)展性強(qiáng)等特點(diǎn)。作為一個基礎(chǔ)的科研平臺，本系統(tǒng)非常適合于體系結(jié)構(gòu)各個研究領(lǐng)域的快速原型開發(fā)和驗(yàn)證。
　　本文的主要工作有:
　　1.設(shè)計并

2、實(shí)現(xiàn)兼容MIPS指令集的五級流水CPU，支持53條常用指令。
　　2.設(shè)計并實(shí)現(xiàn)一整套核心模塊，如CPO、Cache、MMU、中斷控制器等，能夠支持多任務(wù)操作系統(tǒng)的運(yùn)行。
　　3.設(shè)計并實(shí)現(xiàn)內(nèi)部傳輸總線用于CPU與外部模塊的連接，支持Wishbone接口及其Burst傳輸模式。
　　4.設(shè)計并實(shí)現(xiàn)必要的外設(shè)模塊，如PS2、UART、VGA、FLASH、PCM、SD卡等，并使用較為合理的地址分配策略進(jìn)行管理。
　　

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論