1、集成電路封裝對集成電路產(chǎn)品的工作速度、功耗、復(fù)雜性、可靠性和成本都有著重大影響，已成為當(dāng)今世界高速、高性能電子系統(tǒng)設(shè)計與開發(fā)的關(guān)鍵領(lǐng)域。隨著集成電路特征尺寸的減小和工作速度的提高，高頻芯片對封裝提出了更高的要求，互連結(jié)構(gòu)的傳輸線效應(yīng)成為限制高頻集成電路芯片性能的“瓶頸”。傳統(tǒng)集總的參數(shù)提取方法逐步失去準(zhǔn)確性，因此對互連及封裝結(jié)構(gòu)進(jìn)行電磁建模和參數(shù)提取在高速集成電路封裝設(shè)計中具有重要意義。
　　 本文以高速引線框架(QFP:Qua

2、dFlatPack)及其封裝為研究對象，開展了電磁建模、參數(shù)提取及信號完整性分析。主要包括:一、在闡述S參數(shù)原理的基礎(chǔ)上，詳細(xì)分析了高速集成電路封裝設(shè)計中的信號完整性問題，包括反射、串?dāng)_等;二、具體闡述了高頻QFP64引線框架的電磁建模與高頻仿真，通過比較參數(shù)化的仿真結(jié)果，完成QFP64的優(yōu)化設(shè)計;三、利用HSPICE軟件分析信號通道對高速信號的瞬態(tài)影響。主要討論:1）阻抗不匹配造成信號反射;2）鄰近導(dǎo)線間信號耦合效應(yīng)，即串?dāng)_效應(yīng);四、