![](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/16/17/37fc6d8f-641a-4776-9ae3-a9424fe76c8e/37fc6d8f-641a-4776-9ae3-a9424fe76c8epic.jpg)
![高性能有限域乘法器的研究與實現(xiàn).pdf_第1頁](https://static.zsdocx.com/FlexPaper/FileRoot/2019-3/16/17/37fc6d8f-641a-4776-9ae3-a9424fe76c8e/37fc6d8f-641a-4776-9ae3-a9424fe76c8e1.gif)
已閱讀1頁,還剩64頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、密碼技術在諸如通信和計算機系統(tǒng)等領域日漸廣泛的應用使得越來越多的學者開始尋找有限域上快速計算的方法,特別是次數(shù)較大的二元域更是研究的重點。本論文的中心思想就是探索高效的有限域計算方法和實現(xiàn)結構,研究主要針對由不可約三項式和不可約五項式構建的二元擴域。同時,為了滿足現(xiàn)代密碼系統(tǒng)的性能要求,文中所研究和探討的都是位并行有限域乘法器。 本文首先提出的高性能有限域乘法器利用了非平衡模規(guī)約算法。當有限域的生成多項式f(x)=x<'m>+T
2、(x)滿足deg[T(x)]< 3、Ofman方法結合使用。這里,SPB的應用降低了乘法器的延時而Karatsuba-Ofman方法的應用則降低了乘法器空間復雜度。這樣設計的乘法器結構與其它乘法器結構相比有著相同的延時而邏輯門數(shù)量下降了1/4。 同時本文還提出了基于移位多項式基底及其弱共軛基底(WDB)的有限域乘法器結構。在由不可約三項式和不可約五項式構建的有限域中,本文提出的架構在相同的空間復雜度下有著目前最小的時間復雜度。而且,本文提出的乘法器結構具有很高的規(guī)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 有限域乘法器的設計實現(xiàn)與優(yōu)化.pdf
- 高性能CPU中浮點乘法器的設計與實現(xiàn).pdf
- 一種高性能乘法器的設計與研究——43位浮點乘法器的設計與研究.pdf
- 素域上乘法器的FPGA設計與實現(xiàn).pdf
- 高性能DSP中32位浮點乘法器的設計與實現(xiàn).pdf
- 高性能并行十進制乘法器的研究與設計.pdf
- 高性能64位并行乘法器的VLSI結構研究和實現(xiàn).pdf
- 高性能并行乘法器半定制設計方法研究.pdf
- 高性能并行乘法器關鍵技術研究.pdf
- 高性能冗余二進制乘法器的研究與設計.pdf
- 32位高速高性能浮點陣列乘法器的設計.pdf
- 基于HOL4的有限域乘法器的形式化研究.pdf
- XOR網(wǎng)絡功耗優(yōu)化及在有限域乘法器上的應用.pdf
- 畢業(yè)論文—高性能數(shù)字乘法器芯片電路設計
- 基于fpga的乘法器和除法器
- 快速乘法器的設計.pdf
- 乘法器與調制器.pdf
- 模擬乘法器概述
- 一種基于混合壓縮樹型結構的高性能浮點乘法器的設計.pdf
- 基于fpga的乘法器設計
評論
0/150
提交評論