1、該文完成了一種模數(shù)轉(zhuǎn)換器硬IP核的晶體管級(jí)電路設(shè)計(jì)以及物理版圖布局設(shè)計(jì).該IP核由逐次逼近型模數(shù)轉(zhuǎn)換器以及控制接口電路所構(gòu)成.為了滿足嵌入式應(yīng)用的要求,對(duì)它內(nèi)部的單元電路進(jìn)行了若干創(chuàng)新設(shè)計(jì).這些設(shè)計(jì)經(jīng)理論分析和計(jì)算機(jī)仿真,證明是行之有效的.采樣保持電路設(shè)計(jì)采用了電容下極板采樣技術(shù),不僅有效地避免了電荷注入效應(yīng)引起的采樣信號(hào)失真,而且消除了時(shí)鐘饋通效應(yīng)的不良影響.三級(jí)差分放大器之間采用了開關(guān)電容電路耦合的方式,有效地消除了失調(diào)電壓對(duì)比較器

2、精度的影響.采用電荷泵電路提供開關(guān)管柵過驅(qū)動(dòng)電壓,帶隙基準(zhǔn)電路作為電荷泵穩(wěn)定電壓的輸入,有利于改善開關(guān)電路的性能.D/A轉(zhuǎn)換器采用了兩組行輸出的電阻串結(jié)構(gòu),能有效地降低寄生電容對(duì)轉(zhuǎn)換電壓輸出的影響.版圖布局時(shí)采用了奇偶行識(shí)別電路的形式,用占有極小芯片面積的代價(jià)換取了布局的優(yōu)化和簡潔.為了充分利用了嵌入式芯片豐富的系統(tǒng)資源,設(shè)計(jì)了簡單實(shí)用的自測試電路,其測試向量和結(jié)果向量都可以通過總線被系統(tǒng)直接讀取,系統(tǒng)執(zhí)行相應(yīng)的指令就可以完成相應(yīng)的自測